กระบวนการ65 นาโนเมตรเป็นโหนดลิโทกราฟี ขั้นสูง ที่ใช้ในการผลิตเซมิคอนดักเตอร์CMOS ( MOSFET ) ในปริมาณมาก ความกว้างของเส้นที่พิมพ์ (เช่น ความยาว เกตของทรานซิสเตอร์ ) สามารถลดลงได้ถึง 25  นาโนเมตรในกระบวนการ 65 นาโนเมตร ในขณะที่ระยะห่างระหว่างสองเส้นอาจมากกว่า 130 นาโนเมตร^{[ 1 ]}

เพื่อเป็นข้อมูลเปรียบเทียบไรโบโซมในเซลล์มีขนาดประมาณ 20 นาโนเมตรจากปลายด้านหนึ่งถึงอีกด้านหนึ่ง ผลึกซิลิคอน ขนาดใหญ่ มีค่าคงที่แลตติสเท่ากับ 0.543 นาโนเมตร ดังนั้นทรานซิสเตอร์ดังกล่าวจึงมีขนาดประมาณ 100 อะตอมภายในเดือนกันยายนปี 2550 บริษัท Intel , AMD , IBM , UMCและCharteredก็เริ่มผลิตชิปขนาด 65 นาโนเมตรแล้วเช่นกัน

แม้ว่าขนาดของลวดลายอาจถูกวาดให้มีขนาดเล็กกว่า 65 นาโนเมตร แต่ความยาวคลื่นของแสงที่ใช้ในการพิมพ์แบบลิโท กรา ฟีคือ 193 นาโนเมตรและ 248 นาโนเมตร การผลิตลวดลายที่มีขนาดเล็กกว่าความยาวคลื่นต้องใช้เทคโนโลยีการสร้างภาพแบบพิเศษ เช่นการแก้ไขความใกล้เคียงทางแสงและหน้ากากเปลี่ยนเฟสต้นทุนของเทคนิคเหล่านี้เพิ่มต้นทุนการผลิตผลิตภัณฑ์เซมิคอนดักเตอร์ที่มีขนาดเล็กกว่าความยาวคลื่นอย่างมาก โดยต้นทุนจะเพิ่มขึ้นแบบทวีคูณตามความก้าวหน้าของเทคโนโลยีแต่ละขั้น นอกจากนี้ ต้นทุนเหล่านี้ยังเพิ่มขึ้นเป็นทวีคูณด้วยจำนวนชั้นของหน้ากากที่ต้องพิมพ์ด้วยระยะห่างขั้นต่ำ และผลผลิตที่ลดลงจากการพิมพ์หลายชั้นมากเกินไปในเทคโนโลยีล้ำสมัย สำหรับการออกแบบวงจรรวมแบบใหม่ ปัจจัยนี้จะส่งผลต่อต้นทุนในการสร้างต้นแบบและการผลิต

ความหนาของเกต ซึ่งเป็นมิติสำคัญอีกประการหนึ่ง ถูกลดลงเหลือเพียง 1.2 นาโนเมตร (อินเทล) มีอะตอมเพียงไม่กี่อะตอมเท่านั้นที่ทำหน้าที่เป็นฉนวนในส่วน "สวิตช์" ของทรานซิสเตอร์ ทำให้ประจุไหลผ่านได้ การรั่วไหล ที่ไม่พึงประสงค์นี้ เกิดจากปรากฏการณ์ควอนตัมทunnelingเคมีใหม่ของ ฉนวนเกตที่มีค่าคงที่ไดอิเล็กตริก สูง (high-κ)ต้องนำมาใช้ร่วมกับเทคนิคที่มีอยู่เดิม รวมถึงการไบแอสของซับสเตรตและแรงดันเกณฑ์หลายระดับ เพื่อป้องกันไม่ให้การรั่วไหลสิ้นเปลืองพลังงานมากเกินไป

เอกสาร IEDMจาก Intel ในปี 2002, 2004 และ 2005 แสดงให้เห็นถึงแนวโน้มของอุตสาหกรรมที่ขนาดของทรานซิสเตอร์ไม่สามารถปรับขนาดตามมิติของฟีเจอร์อื่นๆ ได้อีกต่อไป (ความกว้างของเกตเปลี่ยนจาก 220 นาโนเมตรเป็น 210 นาโนเมตรเท่านั้น จากเทคโนโลยี 90 นาโนเมตรเป็น 65 นาโนเมตร) อย่างไรก็ตามการเชื่อมต่อ (ระยะห่างระหว่างโลหะและโพลี) ยังคงเล็กลงเรื่อยๆ ซึ่งช่วยลดพื้นที่ชิปและต้นทุนชิป รวมถึงลดระยะห่างระหว่างทรานซิสเตอร์ ทำให้ได้อุปกรณ์ที่มีประสิทธิภาพสูงขึ้นและมีความซับซ้อนมากขึ้นเมื่อเทียบกับโหนดก่อนหน้า กระบวนการผลิต 65 นาโนเมตรของ Intel มีความหนาแน่นของทรานซิสเตอร์ 2.08 ล้านทรานซิสเตอร์ต่อตารางมิลลิเมตร (MTr/mm2) ^{[ 2 ]}

• ความยาวของเกต: 30 นาโนเมตร (ประสิทธิภาพสูง) ถึง 50 นาโนเมตร (พลังงานต่ำ)
• แรงดันแกน: 1.0 โวลต์
• ชั้น เชื่อมต่อทองแดง 11 ชั้น โดยใช้ซิลิกาแบบนาโนคลัสเตอร์เป็นฉนวนไดอิเล็กทริกที่มีค่า κ ต่ำมาก (κ=2.25)
• ระยะห่างระหว่างเกลียวโลหะ 1: 180 นาโนเมตร
• แหล่ง/ระบายของนิกเกิลซิลิ ไซด์
• ความหนาของออกไซด์ที่ประตู: 1.9 นาโนเมตร (n), 2.1 นาโนเมตร (p)

จริงๆ แล้วกระบวนการนี้มีสองเวอร์ชัน คือ CS200 ซึ่งเน้นประสิทธิภาพสูง และ CS200A ซึ่งเน้นการใช้พลังงานต่ำ

^{[ 3 ] [ 4 ]}

• โซนี่/โตชิบาEE + GS ( PStwo ) ^{[ 5 ]} - 2005
• อินเทล คอร์ – 5 มกราคม 2549
• Intel Pentium 4 (Cedar Mill) – 16 มกราคม 2549
• อินเทลเพนเทียม ดีซีรีส์ 900 – 16 มกราคม 2549
• Intel Xeon ( Sossaman ) – 14 มีนาคม 2549
• Intel Celeron D (Cedar Mill cores) – 28 พฤษภาคม 2549
• อินเทลคอร์ 2 – 27 กรกฎาคม 2549
• โปรเซสเซอร์ AMD Athlon 64ซีรีส์ (เริ่มต้นจากรุ่น Lima) – 20 กุมภาพันธ์ 2550
• AMD Turion 64 X2ซีรีส์ (เริ่มต้นจากรุ่น Tyler) – 2007-05-07
• การ์ดจอ NVIDIA GeForce 8800GT – 29 ตุลาคม 2550
• Sony/Toshiba/IBM Cell ( PlayStation 3 ) (อัปเดต) – 30 ตุลาคม 2550
• Sun UltraSPARC T2 – 2007–10
• AMD ซีรี่ส์ฟีโนม
• z10ของ IBM
• โปรเซสเซอร์ IBM "Loki"สำหรับ Xbox 360 - ปี 2007
• IBM Broadway ( Nintendo Wii ) – 2007
• TI OMAP 3 Family ^{[ 6 ]} – 2008-02
• VIA Nano – 2008-05
• AMD Turion Ultra – 2008-06 ^{[ 7 ]}
• ลูงสัน – 2009
• Nikon Expeed 2 – ปี 2010
• MCST Elbrus 4C – 2014 ^{[ 8 ]}
• ศรีซ่า 1890VM9Ya – 2016 ^{[ 9 ]}
• CDTA – 2025

• "อินเทลจะลดการรั่วไหลของ Prescott ลง 75% ในการผลิต 65 นาโนเมตร" The Register. 31 สิงหาคม 2547. สืบค้นเมื่อ25 สิงหาคม 2550 .
• ตัวอย่างทางวิศวกรรมของแกนประมวลผล "Yonah" Pentium M , IDF ฤดูใบไม้ผลิ 2005, ExtremeTech
• " ชิป ซิลิคอนนาโน AMD 65 พร้อมใช้งานแล้ว"เดอะอินไควเรอร์ 2 กันยายน 2548 เก็บถาวรจากต้นฉบับเมื่อ 25 พฤศจิกายน 2548 เรียกดูเมื่อ25 สิงหาคม 2550