อาร์เอ็ม คอร์เท็กซ์ เอ15

อาร์เอ็ม คอร์เท็กซ์ เอ15
ข้อมูลทั่วไป
เปิดตัว	เริ่มผลิตปลายปี 2554 วางจำหน่ายปลายปี 2555
ออกแบบโดย	อาร์เอ็ม โฮลดิ้งส์
ผลงาน
ความเร็วสัญญาณนาฬิกาCPU สูงสุด	1.0 GHz ถึง 2.5 GHz
ข้อกำหนดทางกายภาพ
แกนกลาง	1–4 ต่อคลัสเตอร์ 1–2 คลัสเตอร์ต่อชิปทางกายภาพ;
แคช
แคช L1	64 KB (แคช I ขนาด 32 KB, แคช D ขนาด 32 KB) ต่อคอร์
แคช L2	สูงสุด 4 MB ต่อคลัสเตอร์
แคช L3	ไม่มี
สถาปัตยกรรมและการจำแนกประเภท
โหนดเทคโนโลยี	32 นาโนเมตร / 28 นาโนเมตร ในขั้นต้นถึงแผนงาน22 นาโนเมตร
ชุดคำสั่ง	อาร์เอ็มวี7เอ

ARM Cortex-A15 MPCoreเป็นแกนประมวลผล 32 บิตที่ได้รับอนุญาตจากARM Holdingsซึ่งใช้สถาปัตยกรรม ARMv7-Aเป็นโปรเซสเซอร์มัลติคอร์ที่มี ไปป์ไลน์ ซูเปอร์สเกลาร์นอกลำดับ ที่ทำงานที่ความเร็วสูงสุด 2.5 GHz ^[⁶^]

ภาพรวม

ARM อ้างว่าคอร์ Cortex-A15 มีประสิทธิภาพมากกว่า คอร์ Cortex-A9 ถึง 40 เปอร์เซ็นต์ โดยมีจำนวนคอร์เท่ากันและความเร็วเท่ากัน^{[ 7 ]}การออกแบบ A15 ครั้งแรกออกมาในช่วงฤดูใบไม้ร่วงปี 2011 แต่ผลิตภัณฑ์ที่ใช้ชิปนี้ยังไม่วางจำหน่ายในตลาดจนกระทั่งปี 2012 ^{[ 1 ]}

คุณสมบัติหลักของแกนประมวลผล Cortex-A15 มีดังนี้:

ส่วนขยายที่อยู่ทางกายภาพขนาดใหญ่ 40 บิต (LPAE) สามารถเข้าถึง RAM ได้สูงสุด 1 TB ด้วยพื้นที่ ที่อยู่เสมือน 32 บิต^[⁸^]^[⁹^]^[¹⁰^]
ไปป์ไลน์จำนวนเต็ม 15 ขั้นตอน/ไปป์ไลน์จุดลอยตัว 17–25 ขั้นตอน พร้อมไปป์ไลน์การดำเนินการ ซูเปอร์ สเกลาร์ 3 ทางแบบคาดการณ์ล่วงหน้านอกลำดับ^[¹¹^]
4 คอร์ต่อคลัสเตอร์ สูงสุด 2 คลัสเตอร์ต่อชิปด้วย CoreLink 400 (CCI-400 ซึ่งเป็นการเชื่อมต่อแบบโคherent ของ AMBA-4) และ 4 คลัสเตอร์ต่อชิปด้วย CCN-504 ^{[ 12 ]} ARM ให้ข้อมูลจำเพาะ แต่ผู้ได้รับอนุญาตแต่ละรายออกแบบชิป ARM เอง และ AMBA-4 สามารถขยายขนาดได้มากกว่า 2 คลัสเตอร์ ขีดจำกัดทางทฤษฎีคือ 16 คลัสเตอร์ โดยใช้ 4 บิตในการเข้ารหัสหมายเลข CLUSTERID ในรีจิสเตอร์ CP15 (บิตที่ 8 ถึง 11) ^{[ 13 ]}
ส่วนขยาย DSP และNEON SIMDในตัว (ต่อคอร์)
หน่วยประมวลผลทศลอย VFPv4ในตัว (ต่อคอร์)
การสนับสนุนการจำลองเสมือนฮาร์ดแวร์
การเข้ารหัสชุดคำสั่ง Thumb-2เพื่อลดขนาดของโปรแกรมโดยมีผลกระทบต่อประสิทธิภาพน้อยที่สุด
ส่วนขยายความปลอดภัยของ TrustZone
Jazelle RCTสำหรับการรวบรวมข้อมูล JIT
โปรแกรม Trace Macrocell และ CoreSight Design Kit สำหรับการติดตามการทำงานของคำสั่งโดยไม่รบกวนการทำงาน
แคช L1 ขนาด 32 KB สำหรับข้อมูลและ 32 KB สำหรับคำสั่งต่อคอร์
ตัวควบคุมแคชระดับ 2 ที่มีความหน่วงต่ำในตัว สูงสุด 4 MB ต่อคลัสเตอร์

ชิป

การนำไปใช้งานครั้งแรกมาจากซัมซุงในปี 2012 ด้วยชิป Exynos 5 Dual ซึ่งวางจำหน่ายในเดือนตุลาคม 2012 พร้อมกับ Samsung Chromebook Series 3 (รุ่น ARM) ตามมาด้วย Google Nexus 10ใน เดือนพฤศจิกายน

ข่าวประชาสัมพันธ์เกี่ยวกับการดำเนินการในปัจจุบัน:

บรอดคอม SoC ^{[ 14 ]}
ฮิซิลิคอน K3V3 ^{[ 15 ]}
Nvidia Tegra 4 (Wayne) ^{[ 16 ]}และ Tegra K1
Samsung Exynos 5 Dual, Quad และ Octa ^{[ 17 ]}
ST-Ericsson Nova A9600 (ยกเลิก) ( dual-core @ 2.5 GHz มากกว่า 20k DMIPS) ^{[ 18 ]}^{[ 19 ]}
ชิปประมวลผล Texas Instruments OMAP 5 SoC ^{[ 20 ]}และ ตระกูล Sitara AM57x ^{[ 21 ]}

คาดว่า ผู้รับใบ ^{อนุญาต}รายอื่น เช่นLG [ ²²^]^[²³^{] จะผลิตการออกแบบที่ใช้ A15 ในบางจุด}

ระบบบนชิป

หมายเลขรุ่น	เทคโนโลยีเซมิคอนดักเตอร์	ซีพียู	จีพี	อินเทอร์เฟซหน่วยความจำ	เทคโนโลยีวิทยุไร้สาย	ความพร้อมใช้งาน	การใช้อุปกรณ์
ฮิซิลิคอนเค3วี3	28 นาโนเมตร HPL	สถาปัตยกรรม big.LITTLEใช้โปรเซสเซอร์ARM Cortex-A15 แบบ dual-core ความเร็ว 1.8 GHz + ARM Cortex-A7 แบบ dual-core	มาลี-ที628			ครึ่งหลังของปี 2014
Nvidia Tegra 4 T40	28 นาโนเมตร HPL	ARM Cortex-A15 แบบควอดคอร์ 1.9 GHz ^{[ 24 ]} + 1 คอร์พลังงานต่ำ	Nvidia GeForce @ 72 คอร์, 672 MHz , 96.8 GFLOPS = 48 PS + 24 VU × 0.672 × 2 (96.8 GFLOPS) ^{[ 25 ]} (รองรับDirectX 11+, OpenGL 4.X และPhysX )	DDR3L หรือ LPDDR3 แบบ dual-channel 32 บิต สูงสุด 933 MHz (อัตราข้อมูล 1866 MT/s) ^{[ 24 ]}	LTE ประเภท 3 (100 เมกะบิต/วินาที)	ไตรมาสที่ 2 ปี 2556	Nvidia Shield Tegra Note 7
Nvidia Tegra 4 AP40	28 นาโนเมตร HPL	หน่วยประมวลผลควอดคอร์ 1.2-1.8 GHz + หน่วยประมวลผลพลังงานต่ำ	GPU Nvidia 60 ^{[ 24 ]}คอร์ (รองรับDirectX 11+, OpenGL 4.X และPhysX )	LPDDR3แบบ 32 บิตดูอัลแชนเนล 800 MHz	LTE ประเภท 3 (100 เมกะบิต/วินาที)	ไตรมาสที่ 3 ปี 2556
Nvidia Tegra K1	28 นาโนเมตร HPm	ซีพียูควอดคอร์ 2.3 GHz + คอร์ประหยัดแบตเตอรี่	Kepler SMX (192 CUDAคอร์, 8 TMU , 4 ROPs )	หน่วยความจำ DDR3L, LPDDR3 หรือ LPDDR2 แบบดูอัลแชนเนล 32 บิต		ไตรมาสที่ 2 ปี 2557	บอร์ดพัฒนา Jetson TK1 ^{[ 26 ]} Lenovo ThinkVision 28 , Xiaomi MiPad, Shield Tablet
เท็กซัส อินสตรูเมนต์โอMAP5430	28 นาโนเมตร	โปรเซสเซอร์ดูอัลคอร์ 1.7 GHz	หน่วยประมวลผล กราฟิก PowerVR SGX544MP2 ความเร็ว 532 MHz + ตัวเร่งกราฟิก 2 มิติ โดยเฉพาะ	LPDDR2 แบบดูอัลแชนเนล 32 บิต532 MHz		ไตรมาสที่ 2 ปี 2556	phyCore-OMAP5430 ^{[ 27 ]}
เท็กซัส อินสตรูเมนต์โอMAP5432	28 นาโนเมตร	โปรเซสเซอร์ดูอัลคอร์ 1.5 GHz	หน่วยประมวลผล กราฟิก PowerVR SGX544MP2 ความเร็ว 532 MHz + ตัวเร่งกราฟิก 2 มิติ โดยเฉพาะ	หน่วยความจำ DDR3 แบบดูอัลแชนเนล 32 บิต ความเร็ว 532 MHz		ไตรมาสที่ 2 ปี 2556	DragonBox Pyra , SVTronics EVM, ^{[ 28 ]} Compulab SBC-T54 ^{[ 29 ]}
เท็กซัส อินสตรูเมนต์ AM57x	28 นาโนเมตร	โปรเซสเซอร์ 1.5 GHz แบบแกนเดี่ยวหรือแกนคู่	หน่วยประมวลผล กราฟิก PowerVR SGX544MP2 ความเร็ว 532 MHz + ตัวเร่งกราฟิก 2 มิติ โดยเฉพาะ	หน่วยความจำ DDR3 แบบดูอัลแชนเนล 32 บิต ความเร็ว 532 MHz		ไตรมาสที่ 4 ปี 2558	BeagleBoard-X15 , ^{[ 30 ]} BeagleBone AI, ^{[ 31 ]} Elesar Titanium ^{[ 32 ]}
เท็กซัส อินสตรูเมนต์ 66AK2x	28 นาโนเมตร	อุปกรณ์แบบแกนเดี่ยว แกนคู่ และแกนสี่ ความเร็ว 1.5 GHz	คอร์ DSP C66x 1-8 คอร์, การเร่งความเร็วคลื่นวิทยุ และตัวเร่งความเร็วเฉพาะแอปพลิเคชันอื่นๆ อีกมากมาย			ไตรมาสที่ 4 ปี 2558
เอ็กซิโนส 5 ดูอัล^{[ 33 ]} (ก่อนหน้านี้คือ เอ็กซิโนส 5250 ) ^{[ 34 ]}	32 นาโนเมตร HKMG	โปรเซสเซอร์ ARM Cortex-A15 แบบดูอัลคอร์ ความเร็ว 1.7 GHz	ARM Mali-T604 ^{[ 35 ]} (ควอดคอร์) @ 533 MHz; 68.224 GFLOPS	หน่วยความจำแบบ 32 บิต ดูอัลแชนเนล 800 MHz LPDDR3/DDR3 (12.8 GB/วินาที) หรือ 533 MHz LPDDR2 (8.5 GB/วินาที)		ไตรมาสที่ 3 ปี 2555 ^{[ 34 ]}	Samsung Chromebook XE303C12, ^{[ 36 ]} Google Nexus 10 , Arndale Board , ^{[ 37 ]} Huins ACHRO 5250 Exynos, ^{[ 38 ]} Freelander PD800 HD, ^{[ 39 ]} Voyo A15, HP Chromebook 11, Samsung Homesync
เอ็กซิโนส 5 อ็อกตา^{[ 40 ]}^{[ 41 ]}^{[ 42 ]} (ภายในคือ เอ็กซิโนส 5410)	28 นาโนเมตร HKMG	1.6 GHz ^{[ 43 ]} ARM Cortex-A15 แบบควอดคอร์ และ 1.2 GHz ARM Cortex-A7แบบควอดคอร์(ARM big.LITTLE ) ^{[ 44 ]}	IT PowerVR SGX544MP3 ( ไตรคอร์ ) @ 480 MHz 49 GFLOPS (532 MHz ในแอปแบบเต็มหน้าจอบางแอป) ^{[ 45 ]}	หน่วยความจำ LPDDR3 แบบ 32 บิต ดูอัลแชนเนล ความเร็ว 800 MHz (12.8 GB/วินาที)		ไตรมาสที่ 2 ปี 2556	Samsung Galaxy S4 I9500, ^{[ 46 ]}^{[ 47 ]} Hardkernel ODROID-XU, ^{[ 48 ]} Meizu MX3 , ZTE Grand S II TD ^{[ 49 ]} ODROID-XU
เอ็กซิโนส 5 อ็อกตา^{[ 50 ]} (ภายในคือ เอ็กซิโนส 5420)	28 นาโนเมตร HKMG	หน่วยประมวลผลควอดคอร์ ARM Cortex-A15 ความเร็ว 1.8-1.9 GHz และหน่วยประมวลผลควอดคอร์ ARM Cortex-A7 ความเร็ว 1.3 GHz (ARM big.LITTLE พร้อมGTS )	ARM Mali-T628 MP6 @ 533 MHz; 109 GFLOPS	หน่วยความจำ LPDDR3e แบบดูอัลแชนเนล 32 บิต ความเร็ว 933 MHz (14.9 GB/วินาที)		ไตรมาสที่ 3 ปี 2556	Samsung Chromebook 2 11.6", ^{[ 51 ]} Samsung Galaxy Note 3 , ^{[ 52 ]} Samsung Galaxy Note 10.1 (รุ่นปี 2014) , Samsung Galaxy Note Pro 12.2 , Samsung Galaxy Tab Pro ( 12.2และ10.1 ), Arndale Octa Board, Galaxy S5 SM-G900H ^{[ 53 ]}
เอ็กซิโนส 5 อ็อกตา^{[ 54 ]} (ภายในคือ เอ็กซิโนส 5422)	28 นาโนเมตร HKMG	หน่วยประมวลผลควอดคอร์ ARM Cortex-A15 ความเร็ว 2.1 GHz และหน่วยประมวลผลควอดคอร์ ARM Cortex-A7 ความเร็ว 1.5 GHz (ARM big.LITTLE พร้อม GTS)	ARM Mali-T628 MP6 ที่ความเร็ว 695 MHz (142 Gflops)	หน่วยความจำ LPDDR3/DDR3 แบบดูอัลแชนเนล 32 บิต ความเร็ว 933 MHz (14.9 GB/วินาที)		ไตรมาสที่ 2 ปี 2557	Galaxy S5 SM-G900, Hardkernel ODROID-XU3 & ODROID-XU4 ^{[ 55 ]}
เอ็กซิโนส 5 อ็อกตา^{[ 56 ]} (ภายในคือ เอ็กซิโนส 5800)	28 นาโนเมตร HKMG	หน่วยประมวลผลควอดคอร์ ARM Cortex-A15 ความเร็ว 2.1 GHz และหน่วยประมวลผลควอดคอร์ ARM Cortex-A7 ความเร็ว 1.3 GHz (ARM big.LITTLE พร้อม GTS)	ARM Mali-T628 MP6 ที่ความเร็ว 695 MHz (142 Gflops)	หน่วยความจำ LPDDR3/DDR3 แบบดูอัลแชนเนล 32 บิต ความเร็ว 933 MHz (14.9 GB/วินาที)		ไตรมาสที่ 2 ปี 2557	Samsung Chromebook 2 13.3 นิ้ว^{[ 57 ]}
เอ็กซิโนส 5 เฮกซา^{[ 58 ]} (ภายในคือ เอ็กซิโนส 5260)	28 นาโนเมตร HKMG	หน่วยประมวลผล ARM Cortex-A15 แบบ dual-core ความเร็ว 1.7 GHz และ ARM Cortex-A7 แบบ quad-core ความเร็ว 1.3 GHz (ARM big.LITTLE พร้อม GTS)	อาร์เอ็ม มาลิ-ที624	หน่วยความจำ LPDDR3 แบบ 32 บิต ดูอัลแชนเนล ความเร็ว 800 MHz (12.8 GB/วินาที)		ไตรมาสที่ 2 ปี 2557	Galaxy Note 3 Neo (ประกาศเมื่อวันที่ 31 มกราคม 2014), Samsung Galaxy K zoom ^{[ 59 ]}
ออลวินเนอร์ A80 อ็อกตา^{[ 60 ]}	28 นาโนเมตร HPm	หน่วยประมวลผลควอดคอร์ ARM Cortex-A15 และหน่วยประมวลผลควอดคอร์ ARM Cortex-A7 (ARM big.LITTLE พร้อม GTS)	PowerVR G6230 (Rogue)	DDR3/DDR3L/LPDDR3 หรือ LPDDR2 แบบ dual-channel 32 บิต^{[ 61 ]}

ดูเพิ่มเติม

ลิงก์ภายนอก

เว็บไซต์อย่างเป็นทางการ

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

[ 5 ]

[

[ 7 ]

[

[

[

[

[ 12 ]

[ 13 ]

[ 14 ]

[ 15 ]

[ 16 ]

[ 17 ]

[ 18 ]

[ 19 ]

[ 20 ]

[ 21 ]

อนุญาต

[

[ 24 ]

[ 25 ]

[ 26 ]

[ 27 ]

[ 28 ]

[ 29 ]

[ 30 ]

[ 31 ]

[ 32 ]

[ 33 ]

[ 34 ]

[ 35 ]

[ 36 ]

[ 37 ]

[ 38 ]

[ 39 ]

[ 40 ]

[ 41 ]

[ 42 ]

[ 43 ]

[ 44 ]

[ 45 ]

[ 46 ]

[ 47 ]

[ 48 ]

[ 49 ]

[ 50 ]

[ 51 ]

[ 52 ]

[ 53 ]

[ 54 ]

[ 55 ]

[ 56 ]

[ 57 ]

[ 58 ]

[ 59 ]

[ 60 ]

[ 61 ]

ข้อมูลทั่วไป

เปิดตัว	เริ่มผลิตปลายปี 2554 ^{[ 1 ]}วางจำหน่ายปลายปี 2555 ^{[ 2 ]}
ออกแบบโดย	อาร์เอ็ม โฮลดิ้งส์
ผลงาน
ความเร็วสัญญาณนาฬิกา CPU สูงสุด	1.0 GHz ถึง 2.5 GHz
ข้อกำหนดทางกายภาพ
แกนกลาง	1–4 ต่อคลัสเตอร์ 1–2 คลัสเตอร์ต่อชิปทางกายภาพ^{[ 3 ]}
แคช
แคช L1	64 KB (แคช I ขนาด 32 KB, แคช D ขนาด 32 KB) ต่อคอร์
แคช L2	สูงสุด 4 MB ^{[ 4 ]}ต่อคลัสเตอร์
แคช L3	ไม่มี
สถาปัตยกรรมและการจำแนกประเภท
โหนดเทคโนโลยี	32 นาโนเมตร / 28 นาโนเมตร ในขั้นต้น^{[ 5 ]}ถึงแผนงาน22 นาโนเมตร^{[ 5 ]}
ชุดคำสั่ง	อาร์เอ็มวี7เอ

อาร์เอ็ม คอร์เท็กซ์ เอ15

ภาพรวม

ชิป

ระบบบนชิป

ดูเพิ่มเติม

ลิงก์ภายนอก

ข้อมูลสำคัญจากบทความ