อ่าน 2 นาที
อาร์เอ็ม คอร์เท็กซ์ เอ520
ARM Cortex-A520เป็นสถาปัตยกรรมไมโครซีพียู ที่ออกแบบโดยArm Holdingsและได้รับอนุญาตให้เป็นทรัพย์สินทางปัญญาด้านเซมิคอนดักเตอร์โดยใช้งาน ชุดคำสั่ง ARMv9 แบบ 64...
อาร์เอ็ม คอร์เท็กซ์ เอ520
| ข้อมูลทั่วไป | |
|---|---|
| เปิดตัว | 2023 |
| ออกแบบโดย | บริษัท อาร์เอ็ม จำกัด |
| ผลงาน | |
| ความเร็วสัญญาณนาฬิกาCPU สูงสุด | 1.8 GHz ถึง 2.27 GHz |
| แคช | |
| แคช L1 | 64/128 KiB ( แคช I 32/64 KiB พร้อมพาริตี , แคช D 32/64 KiB ) ต่อคอร์ |
| แคช L2 | 0–512 กิโลไบต์ต่อคอมเพล็กซ์ |
| แคช L3 | 256 KiB – 32 MiB (ไม่บังคับ) |
| สถาปัตยกรรมและการจำแนกประเภท | |
| สถาปัตยกรรมไมโคร | อาร์เอ็ม คอร์เท็กซ์ เอ520 |
| ชุดคำสั่ง | อาร์เอ็มวี9.2-เอ |
| ผลิตภัณฑ์ รุ่นต่างๆ | |
| รหัสสินค้า |
|
| ประวัติศาสตร์ | |
| ผู้มาก่อน | อาร์เอ็ม คอร์เท็กซ์ เอ510 |
| ผู้สืบทอด | อาร์เอ็ม ซี1-นาโน |
ARM Cortex-A520เป็นสถาปัตยกรรมไมโครซีพียู ที่ออกแบบโดยArm Holdingsและได้รับอนุญาตให้เป็นทรัพย์สินทางปัญญาด้านเซมิคอนดักเตอร์โดยใช้งาน ชุดคำสั่ง ARMv9 แบบ 64 บิตและรองรับการประมวลผลแบบเฮเทอโรจีนัสผ่าน การกำหนดค่า big.LITTLEการออกแบบนี้ประสบความสำเร็จต่อจากCortex-A510ในฐานะคอร์ที่มีประสิทธิภาพต่ำและประหยัดพลังงาน และได้รับการ ประกาศในปี 2023 พร้อมกับCortex-A720และX4 [ 1 ] [ 2 ] [ 3 ]
ภาพรวมทางเทคนิค
A520 เป็น แกนประมวลผล CPU ที่เรียงลำดับตามการใช้งาน เหมาะสำหรับงานที่ต้องการประสิทธิภาพและพลังงานต่ำ
- ชุดคำสั่ง ARMv9.2 [ 4 ]
- อ้างว่ามีการปรับปรุงประสิทธิภาพสูงสุดถึง 8% เมื่อเทียบกับ Cortex-A510 [ 5 ]
- รองรับเฉพาะแอปพลิเคชันAarch64 เท่านั้น
- แคช L2เสริมสูงสุด 512 กิโลไบต์ต่อคอร์
- รองรับรหัสยืนยันตัวตนแบบQARMA 3 หลัก (PAC)
การเปรียบเทียบสถาปัตยกรรม
- แกน "เล็ก"
| uArch | คอร์เท็กซ์-เอ53 | คอร์เท็กซ์-เอ55 | คอร์เท็กซ์-เอ510 | คอร์เท็กซ์-เอ520 |
|---|---|---|---|---|
| ชื่อรหัส | อพอลโล | อนันเก | ไคลน์ | เฮย์ส |
| ความเร็วสัญญาณนาฬิกาสูงสุด | ~2 GHz | |||
| สถาปัตยกรรม | อาร์เอ็มวี8.0-เอ | อาร์เอ็มวี8.2-เอ | อาร์เอ็มวี9.0-เอ | อาร์เอ็มวี9.2-เอ |
| เออาร์ค | 32 บิตและ64 บิต | 64 บิต | ||
| ประวัติการ ทำนายสาขา (รายการ) | 3072 [ 6 ] | - | ||
| ใช้งานไม่ได้ | เลขที่ | |||
| แคช L0 | เลขที่ | |||
| L1-I + L1-D | 8/64+8/64 กิโลไบต์ | 16/64+16/64 กิโลไบต์ | 32/64+32/64 กิโลไบต์ | |
| แอล2 | 0–256 กิโลบิต | 0–512 กิโลบิต | ||
| แอล3 | ไม่มี | 0–4 MiB | 0–16 MiB | 0–32 MiB |
| ความกว้างการถอดรหัส | 2 | 3 | 3 (2 ALU) | |
| การจัดส่ง | 8 [ 7 ] | |||
ดูเพิ่มเติม
- ARM Cortex-X4สถาปัตยกรรมไมโครประสิทธิภาพสูงที่เกี่ยวข้อง
- ARM Cortex-A720สถาปัตยกรรมไมโครโปรเซสเซอร์ที่มีประสิทธิภาพสูงและรักษาประสิทธิภาพการทำงานได้อย่างต่อเนื่อง
- การเปรียบเทียบคอร์ ARMv8-Aและตระกูล ARMv8
สรุปเนื้อหา
ข้อมูลสำคัญจากบทความ
ข้อมูลสำคัญเกี่ยวกับ อาร์เอ็ม คอร์เท็กซ์ เอ520
ARM Cortex-A520เป็นสถาปัตยกรรมไมโครซีพียู ที่ออกแบบโดยArm Holdingsและได้รับอนุญาตให้เป็นทรัพย์สินทางปัญญาด้านเซมิคอนดักเตอร์โดยใช้งาน ชุดคำสั่ง ARMv9 แบบ 64...
ภาพรวมทางเทคนิค
A520 เป็น แกนประมวลผล CPU ที่เรียงลำดับตามการใช้ งาน เหมาะสำหรับงานที่ต้องการประสิทธิภาพและพลังงานต่ำ
ดูเพิ่มเติม
ARM Cortex-X4 สถาปัตยกรรมไมโครประสิทธิภาพสูงที่เกี่ยวข้อง ARM Cortex-A720 สถาปัตยกรรมไมโครโปรเซสเซอร์ที่มีประสิทธิภาพสูงและรักษาประสิทธิภาพการทำงานได้อย่างต่อเนื่อง การเปรียบเทียบคอร์ ARMv8-A และตระกูล ARMv8 ดึงข้อมูลมาจาก " https://en.wikipedia.org/w/index.