อ่าน 2 นาที
อาร์เอ็ม คอร์เท็กซ์-เอ็กซ์2
ARM Cortex-X2เป็นCPUที่ใช้ชุดคำสั่งARMv9-A 64 บิตซึ่งออกแบบโดย ศูนย์ออกแบบ AustinของARM Holdingsเป็นส่วนหนึ่งของโปรแกรม Cortex-X Custom (CXC) ของ ARM
อาร์เอ็ม คอร์เท็กซ์-เอ็กซ์2
| ข้อมูลทั่วไป | |
|---|---|
| เปิดตัว | 2021 |
| ออกแบบโดย | แขน |
| ผลงาน | |
| ความเร็วสัญญาณนาฬิกาCPU สูงสุด | 2.85 GHz ถึง 3.0 GHz |
| ความกว้างของที่อยู่ | 40 บิต |
| ข้อกำหนดทางกายภาพ | |
| แกนกลาง |
|
| แคช | |
| แคช L1 | 128 KiB ( แคช I ขนาด64 KiB พร้อมพาริตี, แคช D ขนาด64 KiB ) ต่อคอร์ |
| แคช L2 | 256–1024 กิโลไบต์ต่อแกน |
| แคช L3 | 512 กิโลไบต์ – 16 มิไบต์(ไม่บังคับ) |
| สถาปัตยกรรมและการจำแนกประเภท | |
| สถาปัตยกรรมไมโคร | อาร์เอ็ม คอร์เท็กซ์-เอ็กซ์2 |
| ชุดคำสั่ง | อาร์เอ็มวี9.0-เอ |
| ผลิตภัณฑ์ รุ่นต่างๆ | |
| รหัสสินค้า |
|
| ตัวแปร | |
| ประวัติศาสตร์ | |
| ผู้มาก่อน | อาร์เอ็ม คอร์เท็กซ์-เอ็กซ์1 |
| ผู้สืบทอด | อาร์เอ็ม คอร์เท็กซ์-เอ็กซ์3 |
ARM Cortex-X2เป็นCPUที่ใช้ชุดคำสั่งARMv9-A 64 บิตซึ่งออกแบบโดย ศูนย์ออกแบบ AustinของARM Holdingsเป็นส่วนหนึ่งของโปรแกรม Cortex-X Custom (CXC) ของ ARM [ 1 ]
เป็นส่วนหนึ่งของ Arm's Total Compute Solutions 2021 (TCS21) ร่วมกับ Arm's Cortex-A710 , Cortex-A510 , Mali-G710และ CoreLink CI-700/NI-700 [ 2 ]
การเปลี่ยนแปลงทางสถาปัตยกรรมเมื่อเปรียบเทียบกับARM Cortex-X1
โปรเซสเซอร์ดำเนินการเปลี่ยนแปลงดังต่อไปนี้: [ 3 ]
- ARMv9.0 [ 4 ]
- ลดจำนวนรอบการประมวลผลจาก 11 รอบเหลือ 10 รอบ โดยลดขั้นตอนการส่งคำสั่งจาก 2 รอบเหลือ 1 รอบ
- บัฟเฟอร์การจัดลำดับใหม่ (ROB) เพิ่มขึ้น 30% จาก 224 รายการ เป็น 288 รายการ
- dTLB เพิ่มขึ้น 20% จาก 40 รายการ เป็น 48 รายการ
- รองรับ SVE2 SIMD
- การรองรับชนิดข้อมูล Bfloat16
- ลบการสนับสนุนสำหรับ Aarch32 ออกแล้ว
- ดีเอสยู-110
- สูงสุด 12 คอร์ (จากเดิม 8 คอร์)
- แคช L3 สูงสุด 16 MB (จากเดิม 8 MB)
- คอร์ลิงก์ ซีไอ-700/ไอเอ็นไอ-700
- SLC สูงสุด 32MB
ข้อกล่าวอ้างเกี่ยวกับประสิทธิภาพ:
- เมื่อเปรียบเทียบ Cortex-X2 [ 5 ]กับ Cortex-X1 ที่มีกระบวนการผลิตความเร็วสัญญาณนาฬิกา และแคช L3 ขนาด 4MB เหมือนกัน (เรียกอีกอย่างว่ากระบวนการ ISO):
- ประสิทธิภาพการประมวลผลจำนวนเต็ม / IPC ดีขึ้น 16%
- ประสิทธิภาพ ML สูงขึ้น 100%
- ประสิทธิภาพสูงสุดดีขึ้น 30% เมื่อเทียบกับ Cortex-X1 ในสมาร์ทโฟน (3.3 GHz, 1MB L2, 8MB L3)
- เร็วกว่า Intel Core i5-1135G7 ที่ 15W (3.5 GHz, 1MB L2, 16MB L3) ถึง 40%
การเปรียบเทียบสถาปัตยกรรม
- แกนหลัก "ไพรม์"
| uArch | คอร์เท็กซ์-เอ78 | คอร์เท็กซ์-เอ็กซ์1 | คอร์เท็กซ์-เอ็กซ์2 | คอร์เท็กซ์-เอ็กซ์3 | คอร์เท็กซ์-เอ็กซ์4 | คอร์เท็กซ์-เอ็กซ์925 |
|---|---|---|---|---|---|---|
| ชื่อรหัส | เฮอร์คิวลีส | เฮร่า | แมทเทอร์ฮอร์น-อีแอลพี | มาคาลู-อีแอลพี | ฮันเตอร์-อีแอลพี | แบล็กฮอว์ก |
| สถาปัตยกรรม | อาร์เอ็มวี8.2 | อาร์เอ็มวี9 | อาร์เอ็มวี9.2 | |||
| ความเร็วสัญญาณนาฬิกาสูงสุด | ~3.0 GHz | ~3.3 GHz | ~3.4 GHz | ~3.8 GHz | ||
| ถอดรหัสความกว้าง | 4 | 5 | 6 | 10 [ 6 ] | ||
| การจัดส่ง | 6 รอบ/รอบ | 8 รอบ/ครั้ง | 10/รอบ | |||
| สูงสุดระหว่างบิน | 2x 160 | 2x 224 | 2x 288 | 2x 320 | 2x 384 | 2x 768 |
| L0 (รายการไม้ถูพื้น) | 1536 [ 7 ] | 3072 [ 7 ] | 1536 | 0 [ 6 ] | ||
| L1-I + L1-D | 32+32 กิโลไบต์ | 64+64 กิโลไบต์ | ||||
| แอล2 | 128–512 กิโลบิต | 0.25–1 MiB | 0.5–2 MiB | 2–3 MiB | ||
| แอล3 | 0–8 MiB [ 8 ] | 0–16 MiB | 0–32 MiB | |||
การใช้งาน
- MediaTek • Dimensity 9000(+)
- Qualcomm • Snapdragon 7+ Gen 2 [ 9 ] • Snapdragon 8/8+ Gen 1 [ 10 ] [ 11 ]
- Samsung • Exynos 2200 [ 12 ]
ดูเพิ่มเติม
- ARM Cortex-A710สถาปัตยกรรมไมโครประสิทธิภาพสูงที่เกี่ยวข้อง
- การเปรียบเทียบคอร์ ARMv8-Aและตระกูล ARMv8
สรุปเนื้อหา
ข้อมูลสำคัญจากบทความ
ข้อมูลสำคัญเกี่ยวกับ อาร์เอ็ม คอร์เท็กซ์-เอ็กซ์2
ARM Cortex-X2เป็นCPUที่ใช้ชุดคำสั่งARMv9-A 64 บิตซึ่งออกแบบโดย ศูนย์ออกแบบ AustinของARM Holdingsเป็นส่วนหนึ่งของโปรแกรม Cortex-X Custom (CXC) ของ ARM
การเปลี่ยนแปลงทางสถาปัตยกรรมเมื่อเปรียบเทียบกับ ARM Cortex-X1
โปรเซสเซอร์ดำเนินการเปลี่ยนแปลงดังต่อไปนี้: [ 3 ]
การเปรียบเทียบสถาปัตยกรรม
แกนหลัก "ไพรม์" uArch คอร์เท็กซ์-เอ78 คอร์เท็กซ์-เอ็กซ์1 คอร์เท็กซ์-เอ็กซ์2 คอร์เท็กซ์-เอ็กซ์3 คอร์เท็กซ์-เอ็กซ์4 คอร์เท็กซ์-เอ็กซ์925 ชื่อรหัส เฮอร์คิวลีส เฮร่า แมทเทอร์ฮอร์น-อีแอลพี มาคาลู-อีแอลพี ฮันเตอร์-อีแอลพี แบล็กฮอว์ก สถาปัตยกรรม อาร์เอ็มวี8.
การใช้งาน
MediaTek • Dimensity 9000(+) Qualcomm • Snapdragon 7+ Gen 2 [ 9 ] • Snapdragon 8/8+ Gen 1 [ 10 ] [ 11 ] Samsung • Exynos 2200 [ 12 ]