โหมด Burstเป็น คำศัพท์ ทางอิเล็กทรอนิกส์ ทั่วไป ที่หมายถึงสถานการณ์ใดๆ ก็ตามที่อุปกรณ์ส่งข้อมูลซ้ำๆ โดยไม่ต้องผ่านขั้นตอนทั้งหมดที่จำเป็นในการส่งข้อมูลแต่ละส่วนในการทำธุรกรรมแยกต่างหาก

ข้อได้เปรียบหลักของโหมด Burst เมื่อเทียบกับโหมด Single คือ โหมด Burst มักจะเพิ่มปริมาณการรับส่งข้อมูล การทำธุรกรรมบนบัสแต่ละครั้งมักจะถูกจัดการโดยตัวตัดสิน (arbiter) ซึ่งจะตัดสินใจว่าจะเปลี่ยนสิทธิ์การควบคุม (master) และการรับส่งข้อมูล (slave) เมื่อใด ในกรณีของโหมด Burst การอนุญาตให้ตัวควบคุมทำการถ่ายโอนข้อมูลที่มีความยาวที่กำหนดไว้ให้เสร็จสมบูรณ์มักจะมีประสิทธิภาพมากกว่า

โดยทั่วไปแล้ว ความล่าช้าทั้งหมดในการทำธุรกรรมข้อมูลสามารถเขียนได้เป็นผลรวมของความล่าช้าในการเข้าถึงครั้งแรกบวกกับความล่าช้าในการเข้าถึงตามลำดับ

${\displaystyle \ t_{total}=t_{initial}+t_{sequential}}$

ในกรณีนี้ ความหน่วงตามลำดับจะเท่ากันทั้งในโหมดเดี่ยวและโหมดเบิร์สต์ แต่ความหน่วงเริ่มต้นโดยรวมจะลดลงในโหมดเบิร์สต์ เนื่องจากความล่าช้าเริ่มต้น (โดยปกติจะขึ้นอยู่กับFSMสำหรับโปรโตคอล) เกิดขึ้นเพียงครั้งเดียวในโหมดเบิร์สต์ ดังนั้นความหน่วงโดยรวมของการถ่ายโอนแบบเบิร์สต์จึงลดลง และด้วยเหตุนี้ปริมาณงานการถ่ายโอนข้อมูลจึงเพิ่มขึ้น

นอกจากนี้ยังสามารถใช้โดยทาสที่สามารถปรับปรุงการตอบสนองได้หากทราบล่วงหน้าว่าจะมีการถ่ายโอนข้อมูลกี่ครั้ง ตัวอย่างทั่วไปในที่นี้คือ DRAM ซึ่งมีเวลาในการเข้าถึงเริ่มต้นสูง แต่การเข้าถึงตามลำดับหลังจากนั้นสามารถทำได้โดยมีสถานะการรอคอยน้อยลง^{[ 1 ]}

ในการถ่ายโอนแบบเบิร์สต์ (burst transfer) จังหวะ (beat) คือจำนวนการเขียน (หรืออ่าน) ข้อมูลระหว่างมาสเตอร์กับสเลฟที่เกิดขึ้นอย่างต่อเนื่องในธุรกรรมหนึ่งๆ ในการถ่ายโอนแบบเบิร์สต์ ที่อยู่สำหรับการเขียนหรืออ่านข้อมูลจะเป็นเพียงค่าที่เพิ่มขึ้นจากที่อยู่ก่อนหน้า ดังนั้น ในการถ่ายโอนแบบเบิร์สต์ 4 จังหวะ (เขียนหรืออ่าน) ถ้าที่อยู่เริ่มต้นคือ 'A' ที่อยู่ถัดไปจะเป็น 'A+m', 'A+2*m', 'A+3*m' ในทำนองเดียวกัน ในการถ่ายโอนแบบเบิร์สต์ 8 จังหวะ (เขียนหรืออ่าน) ที่อยู่จะเป็น 'A', 'A+n', 'A+2*n', 'A+3*n', 'A+4*n', 'A+5*n', 'A+6*n', 'A+7*n'

ถาม: ตัวควบคุม SoC หลักตัวหนึ่งใช้โหมด Burst ในการสื่อสาร (เขียนหรืออ่าน) กับอุปกรณ์รอง การทำธุรกรรมประกอบด้วยการเขียนข้อมูล 32 ครั้ง ความหน่วงเริ่มต้นสำหรับการเขียนข้อมูลคือ 8 นาโนวินาที และความหน่วงแบบลำดับของ Burst คือ 0.5 นาโนวินาที คำนวณความหน่วงทั้งหมดสำหรับโหมดเดี่ยว (โหมดไม่ใช้ Burst), โหมด Burst 4 จังหวะ, โหมด Burst 8 จังหวะ และโหมด Burst 16 จังหวะ คำนวณปัจจัยการเพิ่มขึ้นของปริมาณงานสำหรับแต่ละโหมด Burst ด้วย

วิธีแก้ปัญหา:-

เวลาแฝงทั้งหมดของโหมดเดี่ยว = จำนวนการถ่ายโอน x (t _{เริ่มต้น} + t _{ตามลำดับ} ) = 32 x (8 + 1x(0.5)) = 32 x 8.5 = 272 นาโนวินาที

ความหน่วงทั้งหมดของโหมดเบิร์สต์ 4 จังหวะ = (t _{เริ่มต้น} + t _{ตามลำดับ} ) = 8 + 4x(0.5) = 10 ns

สำหรับการทำธุรกรรมเขียน 32 ครั้ง ต้องใช้การโอน 4 จังหวะ = 32/4 = 8

ดังนั้น เวลาแฝงทั้งหมดของการถ่ายโอนข้อมูลแบบเขียน 32 ครั้ง = 10 x 8 = 80 นาโนวินาที

ปัจจัยเพิ่มปริมาณงานโดยรวมเมื่อใช้โหมดเบิร์สต์ 4 จังหวะ = ความหน่วงในโหมดเดี่ยว / (ความหน่วงในโหมดเบิร์สต์ทั้งหมด) = 272 / 80 = 3.4

ความหน่วงทั้งหมดของโหมดเบิร์สต์ 8 บีทหนึ่งครั้ง = (t _{เริ่มต้น} + t _{ตามลำดับ} ) = 8 + 8x(0.5) = 12 นาโนวินาที

สำหรับการทำธุรกรรมเขียน 32 ครั้ง ต้องใช้การถ่ายโอน 8 จังหวะ = 32/8 = 4

ดังนั้น เวลาแฝงทั้งหมดของการถ่ายโอนข้อมูลแบบเขียน 32 ครั้ง = 12 x 4 = 48 นาโนวินาที

ปัจจัยเพิ่มปริมาณงานโดยรวมเมื่อใช้โหมดเบิร์สต์ 8 บีท = ความหน่วงในโหมดเดี่ยว / (ความหน่วงในโหมดเบิร์สต์ทั้งหมด) = 272 / 48 = 5.7

ความหน่วงทั้งหมดของโหมดเบิร์สต์ 16 บีทหนึ่งครั้ง = (t _{เริ่มต้น} + t _{ตามลำดับ} ) = 8 + 16x(0.5) = 16 นาโนวินาที

สำหรับการทำธุรกรรมเขียน 32 ครั้ง ต้องใช้การถ่ายโอน 16 จังหวะ = 32/16 = 2

ดังนั้น เวลาแฝงทั้งหมดของการถ่ายโอนข้อมูลแบบเขียน 32 ครั้ง = 16 x 2 = 32 นาโนวินาที

ปัจจัยเพิ่มปริมาณงานโดยรวมเมื่อใช้โหมดเบิร์สต์ 16 บีท = ความหน่วงในโหมดเดี่ยว / (ความหน่วงในโหมดเบิร์สต์ทั้งหมด) = 272 / 32 = 8.5

จากการคำนวณข้างต้น เราสามารถสรุปได้ว่า อัตราการประมวลผลจะเพิ่มขึ้นตามจำนวนจังหวะการเต้นของหัวใจ

เหตุผลปกติของการมีโหมด Burst หรือการใช้โหมด Burst คือการเพิ่มปริมาณข้อมูล^{[ 2 ]}ขั้นตอนที่ละเว้นขณะดำเนินการธุรกรรมในโหมด Burst อาจรวมถึง:

• กำลังรอรับข้อมูลจากอุปกรณ์อื่น
• กำลังรอให้กระบวนการภายในเสร็จสิ้นก่อนจึงจะดำเนินการถ่ายโอนข้อมูลต่อได้
• การส่งข้อมูลที่จำเป็นสำหรับการทำธุรกรรมให้เสร็จสมบูรณ์ แต่เป็นสิ่งที่จำเป็นโดยธรรมชาติในการใช้โหมดระเบิด^{[ 3 ]}

ในกรณีของDMAตัวควบคุม DMAและอุปกรณ์จะได้รับสิทธิ์การเข้าถึงบัสแบบพิเศษโดยไม่ถูกขัดจังหวะ และ CPU ก็ไม่ต้องจัดการกับการขัดจังหวะจากอุปกรณ์อีกต่อไป

วิธีการทำงานของโหมดถ่ายภาพต่อเนื่องนั้นแตกต่างกันไปตามประเภทของอุปกรณ์ แต่โดยทั่วไปแล้ว อุปกรณ์ที่มีโหมดถ่ายภาพต่อเนื่องมาตรฐานจะมีดังต่อไปนี้:

• หน่วยความจำเข้าถึงแบบสุ่ม (RAM) ได้แก่EDO , SDRAM , DDR SDRAMและRDRAMโดยตามมาตรฐานอุตสาหกรรมแล้ว มีเพียงสามชนิดหลังเท่านั้นที่จำเป็นสำหรับการส่งข้อมูลในโหมดเบิร์สต์
• บัสคอมพิวเตอร์ เช่นPCI แบบดั้งเดิม , Accelerated Graphics PortและPCI Express
• อินเทอร์ เฟซฮาร์ดดิสก์ไดรฟ์ (HDD) เช่นSCSIและIDE

• อินพุต/เอาต์พุตแบบอะซิงโครนัส
• คิวคำสั่ง
• การเข้าถึงหน่วยความจำโดยตรง (DMA)
• ลำดับการส่งข้อมูลแบบเบิร์สต์ของ SDRAM
• การกระจาย/รวบรวม I/O