แบบจำลองฟังก์ชันบัส ( Bus Functional Modelหรือ BFM) หรือที่รู้จักกันในชื่อแบบจำลองการตรวจสอบธุรกรรม (Transaction Verification Model หรือ TVM) คือแบบจำลองซอฟต์แวร์ที่ไม่สามารถสังเคราะห์ ได้ ของ ส่วนประกอบ วงจรรวมที่มีบัสภายนอกอย่างน้อยหนึ่งบัส จุดประสงค์หลักของแบบจำลองนี้คือการจำลองธุรกรรมบัสของระบบก่อนที่จะสร้างและทดสอบฮาร์ดแวร์จริง โดยทั่วไปแล้ว BFM จะถูกกำหนดเป็นงานในภาษาการอธิบายฮาร์ดแวร์ (Hardware Description Languages ​​หรือ HDLs) ซึ่งจะใช้สัญญาณกระตุ้นกับการออกแบบที่กำลังตรวจสอบผ่านรูปคลื่นและโปรโตคอลที่ซับซ้อน BFM มักถูกนำไปใช้โดยใช้ภาษาการอธิบายฮาร์ดแวร์เช่น Verilog , VHDL , SystemCหรือSystemVerilog

โดยทั่วไป BFM จะมีอินเทอร์เฟซแบบสองด้าน: ด้านหนึ่งจะขับเคลื่อนและสุ่มตัวอย่างสัญญาณระดับต่ำตามโปรโตคอลบัส ส่วนอีกด้านหนึ่งจะมีงานต่างๆ ให้ใช้งานเพื่อสร้างและตอบสนองต่อธุรกรรมบนบัส BFM มักถูกใช้เป็นส่วนประกอบพื้นฐานที่สามารถนำกลับมาใช้ใหม่ได้เพื่อสร้างชุดทดสอบจำลอง ซึ่งพอร์ตอินเทอร์เฟซบัสของการออกแบบที่กำลังทดสอบจะเชื่อมต่อกับ BFM ที่เหมาะสม

อีกหนึ่งการประยุกต์ใช้ BFM ที่พบได้ทั่วไปคือการจัดหาโมเดลทดแทนสำหรับ ส่วนประกอบ IP : แทนที่จะใช้เน็ตลิสต์หรือแบบ RTL ของส่วนประกอบ IP ผู้จัดจำหน่าย IP จากภายนอกอาจจัดหาเพียง BFM ที่เหมาะสมสำหรับการตรวจสอบเท่านั้น ส่วนประกอบ IP จริงในรูปแบบของเน็ตลิสต์ระดับเกตสามารถจัดหาให้แก่โรงหล่อได้โดยตรงจากผู้ให้บริการ IP

ในอดีต BFM ถูกมองว่าเป็นสิ่งที่ไม่สามารถสังเคราะห์ได้ แต่ในปัจจุบัน BFM เริ่มมีให้เลือกใช้เป็นแบบจำลองที่สามารถสังเคราะห์ได้เช่นกัน

บางครั้ง BFM ก็ถูกเรียกว่า TVM หรือ Transaction Verification Models เพื่อเน้นว่าการทำงานของบัสในโมเดลนั้นถูกรวมเข้าเป็นธุรกรรมบัสระดับอะตอม เพื่อให้ง่ายต่อการออกและดูธุรกรรมบัส การแสดงผลธุรกรรมบัสที่จำลองโดย TVM นั้นคล้ายกับผลลัพธ์ของโปรแกรมวิเคราะห์โปรโตคอลหรือ โปรแกรมดักจับ ข้อมูล บัส