วงจร แบ่ง ความถี่หรือเรียกอีกอย่างว่าวงจรแบ่งสัญญาณนาฬิกา วงจรปรับขนาดความถี่หรือ วงจร ปรับความถี่ล่วงหน้าคือวงจรที่รับสัญญาณอินพุตที่มีความถี่และสร้างสัญญาณเอาต์พุตที่มีความถี่ ${\displaystyle f_{in}}$

${\displaystyle f_{out}={\frac {f_{in}}{N}}}$

โดยที่เป็นจำนวนเต็ม วงจรสังเคราะห์ความถี่แบบล็อกเฟส (Phase-locked loop frequency synthesizers ) ใช้ตัวแบ่งความถี่เพื่อสร้างความถี่ที่เป็นพหุคูณของความถี่อ้างอิง ตัวแบ่งความถี่สามารถนำไปใช้ได้ทั้งในระบบ อนาล็อกและดิจิทัล${\displaystyle N}$

ตัวแบ่งความถี่แบบอนาล็อกพบได้น้อยกว่าและใช้เฉพาะที่ความถี่สูงมากเท่านั้น ส่วนตัวแบ่งความถี่แบบดิจิทัลที่ใช้ในเทคโนโลยี IC สมัยใหม่สามารถทำงานได้ที่ความถี่สูงถึงหลายสิบกิกะเฮิร์ตซ์

ตัวแบ่งความถี่แบบสร้างใหม่ หรือที่รู้จักกันในชื่อ^ตัวแบ่งความถี่แบบมิลเลอร์ [ ^{1 ]}จะผสมสัญญาณอินพุตกับสัญญาณป้อนกลับจากมิกเซอร์

สัญญาณป้อนกลับคือซึ่งจะสร้างความถี่ผลรวมและความถี่ผลต่างที่เอาต์พุตของมิกเซอร์ ตัวกรองความถี่ต่ำจะกำจัดความถี่สูงออกไป และความถี่จะถูกขยายและป้อนกลับเข้าไปในมิกเซอร์ ${\displaystyle f_{in}/2}$${\displaystyle f_{in}/2}$${\displaystyle 3f_{in}/2}$${\displaystyle f_{in}/2}$

ออสซิลเลเตอร์แบบอิสระที่ป้อนสัญญาณความถี่สูงปริมาณเล็กน้อยเข้าไป จะมีแนวโน้มที่จะสั่นตามจังหวะของสัญญาณอินพุต ตัวแบ่งความถี่ดังกล่าวมีความสำคัญอย่างยิ่งในการพัฒนา โทรทัศน์

หลักการทำงานคล้ายกับออสซิลเลเตอร์แบบล็อกด้วยการฉีดสัญญาณ ( Injection Locked Oscillator: OSCI) ในตัวแบ่งความถี่แบบล็อกด้วยการฉีดสัญญาณ ความถี่ของสัญญาณอินพุตจะเป็นพหุคูณ (หรือเศษส่วน) ของความถี่ขณะทำงานอิสระของออสซิลเลเตอร์ แม้ว่าตัวแบ่งความถี่เหล่านี้มักจะใช้พลังงานต่ำกว่าตัวแบ่งความถี่แบบคงที่แบบบรอดแบนด์ (หรือแบบฟลิปฟลอป) แต่ข้อเสียคือช่วงการล็อกที่แคบ ช่วงการล็อกของ ILFD จะแปรผกผันกับค่าคุณภาพ (Q) ของวงจรเรโซแนนซ์ออสซิลเลเตอร์ ในการออกแบบวงจรรวม สิ่งนี้ทำให้ ILFD ไวต่อความแปรผันของกระบวนการผลิต จึงต้องระมัดระวังเพื่อให้แน่ใจว่าช่วงการปรับจูนของวงจรขับ (เช่น ออสซิลเลเตอร์ควบคุมแรงดันไฟฟ้า) ต้องอยู่ในช่วงการล็อกอินพุตของ ILFD

สำหรับการหารจำนวนเต็มกำลังของ 2 สามารถใช้ตัวนับไบนารี แบบง่ายๆ ได้ โดยใช้สัญญาณอินพุตเป็นตัวควบคุม บิตเอาต์พุตที่มีค่าน้อยที่สุดจะสลับกันที่อัตรา 1/2 ของสัญญาณนาฬิกาอินพุต บิตถัดไปที่อัตรา 1/4 บิตที่สามที่อัตรา 1/8 เป็นต้น การจัดเรียง ฟลิปฟลอปเป็นวิธีการคลาสสิกสำหรับการหารจำนวนเต็ม n การหารแบบนี้มีความสอดคล้องกับความถี่และเฟสของแหล่งกำเนิดแม้จะมีการเปลี่ยนแปลงของสภาพแวดล้อม รวมถึงอุณหภูมิ การกำหนดค่าที่ง่ายที่สุดคือการต่อแบบอนุกรม โดยที่ฟลิปฟลอปแต่ละตัวทำหน้าที่หารด้วย 2 สำหรับอนุกรมสามตัว ระบบดังกล่าวจะหารด้วย 8 โดยการเพิ่มเกตตรรกะเพิ่มเติมลงในอนุกรมของฟลิปฟลอป จะสามารถได้อัตราส่วนการหารอื่นๆ ตระกูลวงจรตรรกะแบบรวมสามารถให้โซลูชันแบบชิปเดียวสำหรับอัตราส่วนการหารทั่วไปบางอย่างได้

วงจรอีกแบบที่นิยมใช้ในการหารสัญญาณดิจิทัลด้วยจำนวนเต็มคู่คือ ตัวนับจอห์นสัน (Johnson counter ) นี่คือวงจรเครือ ข่ายรีจิสเตอร์เลื่อน (shift register)ชนิดหนึ่งที่ทำงานโดยสัญญาณอินพุต เอาต์พุตที่กลับค่าของรีจิสเตอร์ตัวสุดท้ายจะถูกป้อนกลับไปยังอินพุตของรีจิสเตอร์ตัวแรก สัญญาณเอาต์พุตได้มาจากเอาต์พุตของรีจิสเตอร์หนึ่งตัวหรือมากกว่านั้น ตัวอย่างเช่น สามารถสร้างตัวหารด้วย 6 ได้โดยใช้ตัวนับจอห์นสัน 3 รีจิสเตอร์ ค่าที่ถูกต้องหกค่าของตัวนับคือ 000, 100, 110, 111, 011 และ 001 รูปแบบนี้จะซ้ำกันทุกครั้งที่สัญญาณอินพุตทำงาน เอาต์พุตของแต่ละรีจิสเตอร์เป็นคลื่นสี่เหลี่ยม f/6 ที่มีเฟสต่างกัน 120° ระหว่างรีจิสเตอร์ สามารถเพิ่มรีจิสเตอร์เพิ่มเติมเพื่อให้ได้ตัวหารจำนวนเต็มเพิ่มเติมได้

( การจำแนกประเภท: ตรรกะลำดับแบบอะซิงโครนัส ) การจัดเรียงฟลิปฟลอป Dเป็นวิธีการคลาสสิกสำหรับการหารจำนวนเต็ม n การหารดังกล่าวมีความสอดคล้องกันทั้งความถี่และเฟสกับแหล่งกำเนิดแม้จะมีการเปลี่ยนแปลงของสภาพแวดล้อม รวมถึงอุณหภูมิ การกำหนดค่าที่ง่ายที่สุดคือการต่ออนุกรมโดยที่ฟลิปฟลอป D แต่ละตัวหารด้วย 2 สำหรับอนุกรมสามตัวดังกล่าว ระบบจะหารด้วย 8 มีการค้นพบการกำหนดค่าที่ซับซ้อนกว่านั้นซึ่งสร้างตัวประกอบคี่ เช่น การหารด้วย 5 ชิปตรรกะมาตรฐานแบบคลาสสิกที่ใช้ฟังก์ชันการหารความถี่นี้หรือคล้ายกัน ได้แก่ 7456, 7457, 74292 และ 74294 (ดูรายการชิปตรรกะซีรี่ส์ 7400และรายการชิปตรรกะซีรี่ส์ 4000)

สามารถสร้างวงจรสังเคราะห์ความถี่แบบเศษส่วน n ได้โดยใช้ตัวหารจำนวนเต็มสองตัว คือ ตัวหารด้วย N และตัวหารความถี่ด้วย (N + 1) โดยใช้ตัวควบคุมโมดูลัส สลับค่า N ระหว่างสองค่า เพื่อให้VCOสลับระหว่างความถี่ที่ล็อกไว้ค่าหนึ่งกับอีกค่าหนึ่ง VCO จะเสถียรที่ความถี่ซึ่งเป็นค่าเฉลี่ยของเวลาของความถี่ที่ล็อกไว้ทั้งสองค่า โดยการปรับเปอร์เซ็นต์ของเวลาที่ตัวหารความถี่ใช้ที่ค่าตัวหารทั้งสองค่า จะสามารถเลือกความถี่ของ VCO ที่ล็อกไว้ได้อย่างละเอียดมาก

หากลำดับของการหารด้วย N และการหารด้วย (N + 1) เป็นคาบ จะมีสัญญาณรบกวนปรากฏขึ้นที่เอาต์พุตของ VCO นอกเหนือจากความถี่ที่ต้องการ ตัวหารเศษส่วนเดลต้า-ซิกมาแก้ปัญหานี้ได้โดยการสุ่มเลือก N และ (N + 1) ในขณะที่ยังคงรักษาอัตราส่วนเฉลี่ยตามเวลาไว้

• เครื่องนับชีพจร-กลืน

วิกิมีเดียคอมมอน ส์มีสื่อที่เกี่ยวข้องกับตัวแบ่งความถี่

• เครื่องสังเคราะห์เดลต้า-ซิกมาเศษส่วน-เอ็น
• การศึกษาเกี่ยวกับตัวแบ่งความถี่แบบสร้างใหม่ความถี่สูง

ตัวแบ่งความถี่ดิจิทัล

• การหารด้วย 2 และตัวหารแบบอะซิ งโครนัส ^2N Ripple Counter - บทเรียนอิเล็กทรอนิกส์
• การหารแบบซิงโครนัสด้วย 3, 6, 9, 12 ด้วยรอบการทำงาน 50% - ON Semiconductor - เก็บถาวร
• วงจรหารแบบซิงโครนัสด้วย 3 หรือ 5 ที่มีรอบการทำงาน 50% และวงจรหารด้วย 1.5 และ 2.5 - Xilinx - เอกสารเก่า
• หารด้วย N-0.5 โดยใช้ตัวนับ 74x161 - เอกสารไวท์เปเปอร์