อ่าน 4 นาที
อาร์เอ็ม คอร์เท็กซ์ เอ77
ARM Cortex-A77 เป็น หน่วยประมวลผลกลาง ที่ใช้ ชุดคำสั่ง ARMv8.
อาร์เอ็ม คอร์เท็กซ์ เอ77
| ข้อมูลทั่วไป | |
|---|---|
| เปิดตัว | 2019 |
| ออกแบบโดย | อาร์เอ็ม โฮลดิ้งส์ |
| ความเร็วสัญญาณนาฬิกาCPU สูงสุด | ถึง 3.35 GHz |
| ข้อกำหนดทางกายภาพ | |
| แกนกลาง |
|
| แคช | |
| แคช L1 | หน่วยความจำ 128 กิโลไบต์ (แคชข้อมูล 64 กิโลไบต์ พร้อมพาริตี และแคชข้อมูล 64 กิโลไบต์) ต่อคอร์ |
| แคช L2 | 256–512 กิโลบิต |
| แคช L3 | 1–4 MiB |
| สถาปัตยกรรมและการจำแนกประเภท | |
| สถาปัตยกรรมไมโคร | อาร์เอ็ม คอร์เท็กซ์ เอ77 |
| ชุดคำสั่ง | อาร์เอ็มวี8เอ |
| ส่วนขยาย |
|
| ผลิตภัณฑ์ รุ่นต่างๆ | |
| รหัสสินค้า |
|
| ประวัติศาสตร์ | |
| ผู้มาก่อน | อาร์เอ็ม คอร์เท็กซ์ เอ76 |
| ผู้สืบทอด | อาร์เอ็ม คอร์เท็กซ์ เอ78 |
ARM Cortex-A77เป็นหน่วยประมวลผลกลางที่ใช้ชุดคำสั่งARMv8.2-A 64 บิตซึ่งออกแบบโดยศูนย์ออกแบบAustinของARM Holdings [ 1 ]เปิดตัวในปี 2019 ARM อ้างว่าประสิทธิภาพการคำนวณจำนวนเต็มและจุดลอยตัวเพิ่มขึ้น 23% และ 35% ตามลำดับ และแบนด์วิดท์หน่วยความจำสูงขึ้น 15% เมื่อเทียบกับรุ่นก่อนหน้าคือ A76 [ 1 ]
ออกแบบ
Cortex-A77 เป็นรุ่นต่อจากCortex-A76 Cortex-A77 เป็นการ ออกแบบ ซูเปอร์สเกลาร์แบบout-of-order ที่มีความกว้างในการถอดรหัส 4 ช่อง พร้อมแคช macro-OP (MOPs) ขนาด 1.5K ใหม่ สามารถดึงคำสั่งได้ 4 คำสั่งและ 6 Mops ต่อรอบการทำงาน และเปลี่ยนชื่อและส่ง 6 Mops และ 13 μops ต่อรอบการทำงาน ขนาดหน้าต่าง out-of-order เพิ่มขึ้นเป็น 160 รายการ แบ็กเอนด์มีพอร์ตการทำงาน 12 พอร์ต เพิ่มขึ้น 50% เมื่อเทียบกับ Cortex-A76 มีความลึกของไปป์ไลน์ 13 ขั้นตอน และความหน่วงในการประมวลผล 10 ขั้นตอน[ 1 ] [ 2 ]
คลัสเตอร์จำนวนเต็มมีไปป์ไลน์ทั้งหมดหกไปป์ไลน์ ซึ่งเพิ่มขึ้นสองไปป์ไลน์จาก Cortex-A76 หนึ่งในความเปลี่ยนแปลงจาก Cortex-A76 คือการรวมคิวการส่งคำสั่ง (issue queue) เข้าด้วยกัน ก่อนหน้านี้แต่ละไปป์ไลน์จะมีคิวการส่งคำสั่งของตัวเอง แต่ใน Cortex-A77 มีคิวการส่งคำสั่งแบบรวมศูนย์เพียงคิวเดียว ซึ่งช่วยเพิ่มประสิทธิภาพ Cortex-A77 เพิ่ม ALU สำหรับคำนวณทางคณิตศาสตร์ทั่วไปตัวที่สี่ ซึ่งโดยทั่วไปแล้วจะทำการคำนวณทางคณิตศาสตร์อย่างง่ายใน 1 รอบการทำงาน และการคำนวณที่ซับซ้อนกว่าใน 2 รอบการทำงาน โดยรวมแล้ว มี ALU แบบง่ายสามตัวที่ทำการคำนวณทางคณิตศาสตร์และตรรกะ และพอร์ตที่สี่ซึ่งรองรับการคำนวณทางคณิตศาสตร์ที่ซับซ้อน (เช่น MAC, DIV) นอกจากนี้ Cortex-A77 ยังเพิ่ม ALU สำหรับการแยกสาขาตัวที่สอง ซึ่งเพิ่มปริมาณงานสำหรับการแยกสาขาเป็นสองเท่า
มีไปป์ไลน์การประมวลผล ASIMD/FP สองชุด ซึ่งไม่เปลี่ยนแปลงจาก Cortex-A76 สิ่งที่เปลี่ยนแปลงคือคิวการออกคำสั่ง เช่นเดียวกับคลัสเตอร์จำนวนเต็ม คลัสเตอร์ ASIMD ตอนนี้มีคิวการออกคำสั่งแบบรวมสำหรับทั้งสองไปป์ไลน์ ซึ่งช่วยเพิ่มประสิทธิภาพ เช่นเดียวกับ Cortex-A76 ASIMD บน Cortex-A77 มีความกว้าง 128 บิตทั้งคู่ สามารถดำเนินการเลขทศนิยมสองเท่าได้ 2 ครั้ง เลขทศนิยมเดี่ยว 4 ครั้ง เลขทศนิยมครึ่ง 8 ครั้ง หรือเลขจำนวนเต็ม 8 บิต 16 ครั้ง ไปป์ไลน์เหล่านี้ยังสามารถดำเนินการคำสั่งการเข้ารหัสได้หากส่วนขยายได้รับการสนับสนุน (ไม่ได้มีให้โดยค่าเริ่มต้นและต้องมีใบอนุญาตเพิ่มเติมจาก Arm) Cortex-A77 เพิ่มหน่วย AES ตัวที่สองเพื่อปรับปรุงปริมาณงานของการดำเนินการเข้ารหัส[ 3 ]
ROB ขนาดใหญ่ขึ้น รองรับได้สูงสุด 160 รายการ เพิ่มขึ้นจาก 128 รายการ เพิ่มแคช L0 MOP ใหม่ รองรับได้สูงสุด 1536 รายการ[ 4 ]
หน่วยประมวลผลหลักรองรับแอปพลิเคชัน 32 บิตที่ไม่ได้รับสิทธิ์พิเศษ แต่แอปพลิเคชันที่ได้รับสิทธิ์ พิเศษ จะต้องใช้สถาปัตยกรรมคำสั่ง ARMv8- A 64 บิต นอกจากนี้ยังรองรับคำสั่ง Load acquire (LDAPR) ( ARMv8.3-A ), คำสั่ง Dot Product ( ARMv8.4-A ) และคำสั่ง PSTATE Speculative Store Bypass Safe (SSBS) bit ( ARMv8.5-A ) ด้วย
Cortex-A77 รองรับ เทคโนโลยี DynamIQ ของ ARMและคาดว่าจะใช้เป็นคอร์ประสิทธิภาพสูงร่วมกับคอร์ประหยัดพลังงานCortex-A55 [ 1 ]
การเปลี่ยนแปลงทางสถาปัตยกรรมเมื่อเปรียบเทียบกับARM Cortex-A76
- ส่วนหน้า[ 5 ] [ 6 ]
- การทำนายสาขา
- ความแม่นยำที่ดีขึ้น
- ช่วงเวลาดำเนินการล่วงหน้าสูงสุด 64 ไบต์(จาก 32 ไบต์)
- เพิ่มความจุของ L1 BRB เป็นสูงสุด 64 รายการ (จาก 16 รายการ)
- เพิ่มความจุ BTB เป็นสูงสุด 8,000 รายการ (จาก 6,000 รายการ)
- ตัวดึงข้อมูลล่วงหน้าที่ได้รับการปรับปรุง
- เพิ่มแคชมาโคร L0 ใหม่
- ขยาย ขอบเขตการดึงคำสั่งให้กว้างขึ้นสูงสุด 6 คำสั่งต่อรอบ (จากเดิม 4 คำสั่งต่อรอบ)
- การทำนายสาขา
- กลไกการประมวลผล
- การดึงคำสั่งที่กว้างขึ้นสูงสุด 6 คำสั่งต่อรอบ (จาก 4 คำสั่งต่อรอบ)
- เพิ่ม พื้นที่จัดเก็บสำหรับการสั่งซื้อซ้ำให้มากขึ้นสูงสุด 160 รายการ (จาก 128 รายการ)
- ขยายขอบเขตการส่งสัญญาณให้ครอบคลุมมากขึ้น สูงสุดถึง 10 สาย (จากเดิม 8 สาย)
- ขยายขอบเขตการใช้งานให้กว้างขึ้น รองรับได้ถึง 12 ทาง (จากเดิม 8 ทาง)
การออกใบอนุญาต
โปรเซสเซอร์ Cortex-A77 พร้อมใช้งานในฐานะคอร์ SIPสำหรับผู้ได้รับอนุญาต และการออกแบบของมันทำให้เหมาะสมสำหรับการรวมเข้ากับคอร์ SIP อื่นๆ (เช่นGPU , ตัวควบคุมการแสดงผล , DSP , ตัวประมวลผลภาพฯลฯ) ลงในชิป เดียว เพื่อประกอบเป็นระบบบนชิป (SoC)
การใช้งาน
Samsung Exynos 980เปิดตัวในเดือนกันยายน 2019 [ 7 ] [ 8 ]เป็น SoC ตัวแรกที่ใช้สถาปัตยกรรมไมโคร Cortex-A77 [ 9 ] ต่อมาได้มีการเปิดตัว Exynos 880รุ่นระดับล่างในเดือนพฤษภาคม 2020 [ 10 ] ชิปประมวลผล MediaTek Dimensity 1000, 1000L และ 1000+ก็ใช้สถาปัตยกรรมไมโคร Cortex-A77 เช่นกัน[ 11 ]ชิปที่พัฒนาต่อยอดจาก Cortex-A77 ในชื่อKryo 585 , Kryo 570และKryo 560ถูกนำมาใช้ในSnapdragon 865 , 750Gและ690ตามลำดับ[ 12 ] [ 13 ] [ 14 ] HiSiliconใช้ Cortex-A77 ที่ความถี่สองระดับที่แตกต่างกันในซีรี่ส์Kirin 9000 ของพวกเขา [ 15 ] [ 16 ]
ทั้งรุ่นก่อนหน้า (Cortex-A76) และรุ่นต่อมา (Cortex-A78) ต่างก็มี รุ่น สำหรับยานยนต์ที่มีคุณสมบัติ Split-Lock คือ Cortex-A76AE และ Cortex-A78AE แต่ Cortex-A77 ไม่มีคุณสมบัตินี้ จึงไม่ได้ถูกนำไปใช้ในแอปพลิเคชันที่สำคัญด้านความปลอดภัย
ดูเพิ่มเติม
- ARM Cortex-A76รุ่นก่อนหน้า
- ARM Cortex-A78รุ่นต่อยอด
- การเปรียบเทียบคอร์ ARMv8-Aและตระกูล ARMv8
สรุปเนื้อหา
ข้อมูลสำคัญจากบทความ
ข้อมูลสำคัญเกี่ยวกับ อาร์เอ็ม คอร์เท็กซ์ เอ77
ARM Cortex-A77 เป็น หน่วยประมวลผลกลาง ที่ใช้ ชุดคำสั่ง ARMv8.
ออกแบบ
Cortex-A77 เป็นรุ่นต่อจาก Cortex-A76 Cortex-A77 เป็นการ ออกแบบ ซูเปอร์สเกลาร์แบบ out-of-order ที่มีความกว้างในการถอดรหัส 4 ช่อง พร้อมแคช macro-OP (MOPs) ขนาด 1.
การเปลี่ยนแปลงทางสถาปัตยกรรมเมื่อเปรียบเทียบกับ ARM Cortex-A76
ส่วนหน้า [ 5 ] [ 6 ] การทำนายสาขา ความแม่นยำที่ดีขึ้น ช่วงเวลาดำเนินการล่วงหน้า สูงสุด 64 ไบต์(จาก 32 ไบต์) เพิ่มความจุของ L1 BRB เป็นสูงสุด 64 รายการ (จาก 16 รายการ) เพิ่มความจุ BTB เป็นสูงสุด 8,000 รายการ (จาก 6,000 รายการ) ตัวดึงข้อมูลล่วงหน้า...
การออกใบอนุญาต
โปรเซสเซอร์ Cortex-A77 พร้อมใช้งานในฐานะ คอร์ SIP สำหรับผู้ได้รับอนุญาต และการออกแบบของมันทำให้เหมาะสมสำหรับการรวมเข้ากับคอร์ SIP อื่นๆ (เช่น GPU , ตัวควบคุมการแสดงผล , DSP , ตัวประมวลผลภาพ ฯลฯ) ลงใน ชิป เดียว เพื่อประกอบเป็น ระบบบนชิป (SoC)