ในทรานซิสเตอร์แบบสนามแม่เหล็ก (FET) โหมดดีพลีชั่นและโหมดเอนแฮนซิชั่นเป็นทรานซิสเตอร์สองประเภทหลัก ซึ่งสอดคล้องกับว่าทรานซิสเตอร์อยู่ในสถานะเปิดหรือสถานะปิดที่แรงดันเกต-ซอร์สเป็นศูนย์

MOSFET แบบ Enhancement-mode (metal–oxide–semiconductor FETs) เป็นองค์ประกอบสวิตช์ทั่วไปในวงจรรวมส่วนใหญ่ อุปกรณ์เหล่านี้จะปิดเมื่อแรงดันเกต-ซอร์สเป็นศูนย์ NMOS สามารถเปิดได้โดยการดึงแรงดันเกตให้สูงกว่าแรงดันซอร์ส ในขณะที่ PMOS สามารถเปิดได้โดยการดึงแรงดันเกตให้ต่ำกว่าแรงดันซอร์ส ในวงจรส่วนใหญ่ การดึงแรงดันเกตของ MOSFET แบบ Enhancement-mode เข้าหาแรงดันเดรน จะส่งผลให้เกิด Enhancement ใน MOSFET ชนิด p หรือ Depletion ใน MOSFET ชนิด n

ใน MOSFET แบบ depletion-mode อุปกรณ์จะเปิดทำงานเมื่อแรงดันเกต-ซอร์สเป็นศูนย์ อุปกรณ์ดังกล่าวใช้เป็น "ตัวต้านทาน" ในวงจรลอจิก (เช่น ในลอจิก NMOS แบบ depletion-load) สำหรับอุปกรณ์ depletion-load ชนิด N แรงดันเกณฑ์อาจอยู่ที่ประมาณ -3 V ดังนั้นจึงสามารถปิดได้โดยการดึงเกตลงไป 3 V (เมื่อเปรียบเทียบกันแล้ว แรงดันเดรนจะสูงกว่าแรงดันซอร์สใน NMOS) ใน PMOS ขั้วจะกลับกัน

โหมดการทำงานสามารถระบุได้จากเครื่องหมายของแรงดันเกณฑ์ (แรงดันเกตเทียบกับแรงดันแหล่งกำเนิด ณ จุดที่ชั้นผกผันก่อตัวขึ้นในช่องสัญญาณ): สำหรับ FET ชนิด N อุปกรณ์โหมดเพิ่มประสิทธิภาพจะมีแรงดันเกณฑ์เป็นบวก และอุปกรณ์โหมดลดทอนจะมีแรงดันเกณฑ์เป็นลบ สำหรับ FET ชนิด P อุปกรณ์โหมดเพิ่มประสิทธิภาพจะมีแรงดันเกณฑ์เป็นลบ และอุปกรณ์โหมดลดทอนจะมีแรงดันเกณฑ์เป็นบวก

ทรานซิสเตอร์แบบ JFET (Junction Field-Effect Transistor ) ทำงานในโหมดดีพลีชั่น (Depletion-mode) เนื่องจากหากนำแรงดันที่เกตไปจากแหล่งกำเนิดไปยังแรงดันที่เดรนมากเกินไป จะทำให้เกตเกิดไบแอสไปข้างหน้า อุปกรณ์ดังกล่าวใช้ใน ชิป แกลเลียมอาร์เซไนด์และเจอร์มาเนียมซึ่งการสร้างฉนวนออกไซด์ทำได้ยาก

บางแหล่งข้อมูลกล่าวถึง "ประเภทการพร่อง" และ "ประเภทการเพิ่มประสิทธิภาพ" สำหรับประเภทอุปกรณ์ตามที่อธิบายไว้ในบทความนี้ว่าเป็น "โหมดการพร่อง" และ "โหมดการเพิ่มประสิทธิภาพ" และใช้คำว่า "โหมด" สำหรับทิศทางที่แรงดันเกต-ซอร์สแตกต่างจากศูนย์^{[ 1 ]} การเคลื่อนแรงดันเกตไปทางแรงดันเดรนจะ "เพิ่มประสิทธิภาพ" การนำไฟฟ้าในช่องสัญญาณ ดังนั้นจึงกำหนดโหมดการทำงานแบบเพิ่มประสิทธิภาพ ในขณะที่การเคลื่อนเกตออกห่างจากเดรนจะทำให้ช่องสัญญาณพร่อง ดังนั้นจึงกำหนดโหมดการพร่อง

ตรรกะ NMOS แบบโหลดดีพลีชันหมายถึงตระกูลตรรกะที่กลายเป็นที่นิยมในซิลิคอนVLSIในช่วงครึ่งหลังของทศวรรษ 1970 กระบวนการผลิตรองรับทั้งทรานซิสเตอร์แบบโหมดเพิ่มประสิทธิภาพและแบบโหมดดีพลีชัน และวงจรตรรกะทั่วไปจะใช้อุปกรณ์แบบโหมดเพิ่มประสิทธิภาพเป็นสวิตช์ดึงลง และอุปกรณ์แบบโหมดดีพลีชันเป็นโหลด หรือดึงขึ้น ตระกูลตรรกะที่สร้างขึ้นในกระบวนการผลิตแบบเก่าที่ไม่รองรับทรานซิสเตอร์แบบโหมดดีพลีชันจะถูกเรียกในภายหลังว่า ตรรกะ แบบโหลดเพิ่มประสิทธิภาพหรือ ตรรกะ แบบโหลดอิ่มตัวเนื่องจากทรานซิสเตอร์แบบโหมดเพิ่มประสิทธิภาพมักจะเชื่อมต่อเกตกับแหล่งจ่าย VDD ทำงานในบริเวณอิ่มตัว (บางครั้งเกตจะถูกไบแอสด้วยแรงดัน VGG ที่สูงกว่าทำงานในบริเวณเชิงเส้น เพื่อให้ได้ผลิตภัณฑ์กำลัง-ความล่าช้า (PDP) ที่ดีกว่า แต่โหลดจะใช้พื้นที่มากขึ้น) ^{[ 2 ]} หรืออีกทางหนึ่ง แทนที่จะใช้เกตตรรกะแบบคงที่ บางครั้งจะใช้ ตรรกะแบบไดนามิกเช่นตรรกะสี่เฟสในกระบวนการผลิตที่ไม่มีทรานซิสเตอร์แบบโหมดดีพลีชัน

ตัวอย่างเช่นIntel 4004 ในปี 1971 ใช้ ตรรกะ PMOSแบบซิลิคอนเกตที่มีการโหลดแบบเพิ่มประสิทธิภาพและZilog Z80 ในปี 1976 ใช้ตรรกะ NMOS แบบซิลิคอนเกตที่มีการโหลดแบบลดทอน

เกตตรรกะ MOSFET สองประเภทดั้งเดิม ได้แก่ PMOS และ NMOS ได้รับการพัฒนาโดย Frosch และ Derick ในปี 1957 ที่ Bell Labs ^{[ 3 ]} ในปี 1963 Steven Hofstein และ Fred Heiman ที่ RCA Laboratoriesได้อธิบาย MOSFET ทั้งแบบโหมดลดประจุและโหมด เพิ่ม ประจุ^{[ 4 ]}ในปี 1966 T. P. Brody และ H. E. Kunig ที่Westinghouse Electric ได้ประดิษฐ์ ทรานซิสเตอร์ฟิล์มบาง (TFT) อินเดียมอาร์เซไนด์ (InAs) MOS แบบโหมดเพิ่มประจุและโหมด ลดประจุ ^{[ 5 ] [ 6 ]}ในปี 2022 ทีมงานที่มหาวิทยาลัยแคลิฟอร์เนีย-ซานตาบาร์บาราได้รายงานทรานซิสเตอร์อินทรีย์แบบสองโหมดตัวแรกที่ทำงานได้ทั้งในโหมดลดประจุและโหมดเพิ่มประจุ^{[ 7 ]}