รีจิสเตอร์ควบคุม (Control Register)คือรีจิสเตอร์ของโปรเซสเซอร์ที่เปลี่ยนแปลงหรือควบคุมพฤติกรรมโดยทั่วไปของซีพียูหรืออุปกรณ์ดิจิทัลอื่นๆ งานทั่วไปที่รีจิสเตอร์ควบคุมทำ ได้แก่การควบคุมการขัดจังหวะ การสลับ โหมดการกำหนดแอดเดรส การควบคุม การแบ่งหน้าหน่วยความจำและการควบคุม โคโปรเซสเซอร์

CPU รุ่นแรกขาดรีจิสเตอร์ควบคุมเฉพาะ และอาศัยชุดสัญญาณและแฟล็กภายในที่มีจำกัด^{[ 1 ]} เมื่อ IBM พัฒนา System /360เวอร์ชันเพจจิ้ง^{[หมายเหตุ 1 ]}พวกเขาได้เพิ่มรีจิสเตอร์ควบคุม 16 ตัว^{[ 2 ] [ 3 ]}ลงในการออกแบบสำหรับสิ่งที่กลายเป็น360/67 IBM ไม่ได้จัดหารีจิสเตอร์ควบคุมในรุ่น S/360 อื่นๆ แต่ทำให้เป็นส่วนประกอบมาตรฐาน^{[ 4 ]}ของSystem/370แม้ว่าจะมีการกำหนดรีจิสเตอร์และบิตที่แตกต่างกันก็ตาม เมื่อ IBM เพิ่มคุณสมบัติใหม่ให้กับสถาปัตยกรรม เช่นDAS , S/370-XA , S/370-ESA , ESA/390พวกเขาได้เพิ่มฟิลด์เพิ่มเติมลงในรีจิสเตอร์ควบคุม ด้วยz/Architecture IBM ได้เพิ่มขนาดรีจิสเตอร์ควบคุมเป็นสองเท่าเป็น 64 บิต

บน360/67นั้น CR0 และ CR2 ถูกใช้โดยการแปลงที่อยู่ CR 4-6 ประกอบด้วยแฟล็กต่างๆ รวมถึงมาสก์การขัดจังหวะและโหมดควบคุมแบบขยาย^{[ 3 ]}และ CR 8-14 ^{[ 5 ]}ประกอบด้วยการตั้งค่าสวิตช์บนหน่วยการกำหนดค่า 2167

รีจิสเตอร์ควบคุม 0 บรรจุที่อยู่ของตารางเซ็กเมนต์สำหรับการแปลงที่อยู่แบบไดนามิก

รีจิสเตอร์ควบคุม 2 คือรีจิสเตอร์ที่อยู่ข้อยกเว้นการย้ายตำแหน่ง

CR4 คือรีจิสเตอร์มาสก์แบบขยายสำหรับช่องสัญญาณ 0-31 โดยแต่ละบิตคือมาสก์ช่องสัญญาณ 1/0 สำหรับช่องสัญญาณนั้นๆ

CR5 สงวนไว้สำหรับรีจิสเตอร์มาสก์แบบขยายสำหรับช่องสัญญาณ 32–63 โดยแต่ละบิตคือมาสก์ช่องสัญญาณ 1/0 สำหรับช่องสัญญาณนั้นๆ

CR6 ประกอบด้วยแฟล็กโหมดสองตัว รวมถึงส่วนขยายของบิตมาสก์ PSW

รีจิสเตอร์ควบคุม 8 ประกอบด้วยการกำหนดหน่วยจัดเก็บข้อมูลโปรเซสเซอร์ 1–4 ให้กับหน่วยประมวลผลกลาง (CPU) และตัวควบคุมช่องสัญญาณ (CC)

รีจิสเตอร์ควบคุม 9 ประกอบด้วยการกำหนดหน่วยจัดเก็บข้อมูลโปรเซสเซอร์ 5–8 ให้กับหน่วยประมวลผลกลาง (CPU) และตัวควบคุมช่องสัญญาณ (CC)

รีจิสเตอร์ควบคุม 10 บรรจุรหัสการกำหนดที่อยู่จัดเก็บข้อมูลของโปรเซสเซอร์

รีจิสเตอร์ควบคุม 11 ประกอบด้วยการกำหนดค่าตัวควบคุมช่องสัญญาณ (CC)

CR12 ประกอบด้วยการแบ่งพาร์ติชันหน่วยควบคุม I/O

CR13 ประกอบด้วยการแบ่งพาร์ติชันหน่วยควบคุม I/O

CR14 มีตัวบ่งชี้อยู่ภายใน

The control registers of ESA/390^[6] on the IBM S/390 are an evolutionary enhancement to the control registers on the earlier ESA/370,^[7]S/370-XA^[8] and S/370^[9] processors. For details on which fields are dependent on specific features, consult the Principles of Operation.^[10]

รีจิสเตอร์ควบคุมของz/Architecture ^{[ 11 ]}เป็นการปรับปรุงเชิงวิวัฒนาการของรีจิสเตอร์ควบคุมของESA/390 รุ่นก่อนหน้า บน โปรเซสเซอร์ IBM S/390สำหรับรายละเอียดเกี่ยวกับฟิลด์ใดที่ขึ้นอยู่กับคุณสมบัติเฉพาะ โปรดดูหลักการทำงาน^{[ 12 ]} เนื่องจาก z/Architecture ขยายรีจิสเตอร์ควบคุมจาก 32 บิตเป็น 64 บิต การกำหนดหมายเลขบิตจึงแตกต่างจากใน ESA/390

รีจิสเตอร์ CR0 มีความยาว 32 บิตบน โปรเซสเซอร์ 386และรุ่นที่สูงกว่า ส่วนบนโปรเซสเซอร์x64 ใน โหมด long modeนั้น (และรีจิสเตอร์ควบคุมอื่นๆ) จะมีความยาว 64 บิต รีจิสเตอร์ CR0 มีแฟล็กควบคุมต่างๆ ที่ปรับเปลี่ยนการทำงานพื้นฐานของโปรเซสเซอร์ รีจิสเตอร์ CR0 เป็นเวอร์ชัน 32 บิตของรี จิสเตอร์ Machine Status Word (MSW) เดิม ซึ่งรีจิสเตอร์ MSW ได้ถูกขยายเป็นรีจิสเตอร์ควบคุม (Control Register) เมื่อมีการพัฒนาโปรเซสเซอร์ i386 ขึ้นมา

หน่วยความจำนี้ถูกสงวนไว้ และซีพียูจะแสดงข้อผิดพลาด #UD เมื่อพยายามเข้าถึง

รีจิสเตอร์ CR2 ประกอบด้วยค่าที่เรียกว่า Page Fault Linear Address (PFLA) เมื่อเกิดข้อผิดพลาดในการเข้าถึงหน้าหน่วยความจำ ที่อยู่ของโปรแกรมที่พยายามเข้าถึงจะถูกเก็บไว้ในรีจิสเตอร์ CR2

ใช้เมื่อ เปิดใช้งาน การกำหนดแอดเดรสเสมือนดังนั้นเมื่อบิต PG ถูกตั้งค่าใน CR0 CR3 ช่วยให้โปรเซสเซอร์สามารถแปลงแอดเดรสเชิงเส้นเป็นแอดเดรสทางกายภาพได้โดยการค้นหาไดเร็กทอรีเพจและตารางเพจสำหรับงานปัจจุบัน โดยทั่วไป บิต 20 บิตบนสุดของ CR3 จะกลายเป็นรีจิสเตอร์ฐานไดเร็กทอรีเพจ (PDBR) ซึ่งจัดเก็บแอดเดรสทางกายภาพของไดเร็กทอรีเพจแรก หากบิต PCIDE ในCR4ถูกตั้งค่า บิต 12 บิตล่างสุดจะถูกใช้สำหรับตัวระบุบริบทกระบวนการ (PCID) ^{[ 14 ]}

ใช้ในโหมดป้องกันเพื่อควบคุมการทำงานต่างๆ เช่น การรองรับ virtual-8086 การเปิดใช้งานจุดหยุดการทำงาน I/O การขยายขนาดหน้าและข้อยกเว้นการตรวจสอบเครื่อง

สงวนสิทธิ์ไว้ ใช้ตัวพิมพ์ใหญ่แบบเดียวกับ CR1

Extended Feature Enable Register (EFER) is a model-specific register added in the AMD K6 processor, to allow enabling the SYSCALL/SYSRET instruction, and later for entering and exiting long mode. This register becomes architectural in AMD64 and has been adopted by Intel as IA32_EFER. Its MSR number is 0xC0000080.

CR8 is a new register accessible in 64-bit mode using the REX prefix. CR8 is used to prioritize external interrupts and is referred to as the task-priority register (TPR).^[15]

The AMD64 architecture allows software to define up to 15 external interrupt-priority classes. Priority classes are numbered from 1 to 15, with priority-class 1 being the lowest and priority-class 15 the highest. CR8 uses the four low-order bits for specifying a task priority and the remaining 60 bits are reserved and must be written with zeros.

System software can use the TPR register to temporarily block low-priority interrupts from interrupting a high-priority task. This is accomplished by loading TPR with a value corresponding to the highest-priority interrupt that is to be blocked. For example, loading TPR with a value of 9 (1001b) blocks all interrupts with a priority class of 9 or less, while allowing all interrupts with a priority class of 10 or more to be recognized. Loading TPR with 0 enables all external interrupts. Loading TPR with 15 (1111b) disables all external interrupts.

The TPR is cleared to 0 on reset.

XCR0, or Extended Control Register 0, is a control register which is used to toggle the storing or loading of registers related to specific CPU features using the XSAVE/XRSTOR instructions. It is also used with some features to enable or disable the processor's ability to execute their corresponding instructions. It can be changed using the privileged XSETBV read using the unprivileged XGETBV instructions.^[22]

นอกจากนี้ยังมี MSR ชื่อ IA32_XSS ซึ่งอยู่ที่แอดเดรสDA0hIA32_XSS MSR ควบคุมบิตของ XCR0 ซึ่งถือว่าเป็นสถานะ "ผู้ดูแลระบบ" และควรจะมองไม่เห็นสำหรับโปรแกรมทั่วไป มันทำงานร่วมกับคำสั่ง XSAVES และ XRSTORS ที่มีสิทธิ์พิเศษโดยการเพิ่มสถานะผู้ดูแลระบบให้กับข้อมูลที่พวกมันทำงานด้วย กล่าวโดยง่าย หากสถานะ X87 ถูกเปิดใช้งานใน XCR0 และสถานะ PT ถูกเปิดใช้งานใน IA32_XSS คำสั่ง XSAVE จะเก็บเฉพาะสถานะ X87 เท่านั้น ในขณะที่ XSAVES ที่มีสิทธิ์พิเศษจะเก็บทั้งสถานะ X87 และ PT เนื่องจากเป็น MSR จึงสามารถเข้าถึงได้โดยใช้คำสั่ง RDMSR และ WRMSR

• ทะเบียนอเนกประสงค์
• ลงทะเบียนทดสอบ
• รีจิสเตอร์เฉพาะรุ่น
• รีจิสเตอร์ดีบัก
• ไบต์ธง
• ทะเบียนสถานะ

เว็บไซต์ Wikibooks มีหนังสือเกี่ยวกับหัวข้อ: ภาษาแอสเซมบลี X86/โหมดป้องกัน

• คู่มือสำหรับนักพัฒนาซอฟต์แวร์ สถาปัตยกรรม Intel 64 และ IA-32: เล่ม 3A
• คู่มือสำหรับนักพัฒนาซอฟต์แวร์ สถาปัตยกรรม Intel 64 และ IA-32
• เอกสารทางเทคนิค: AMD64
• โลกของไวแอตต์: ไขปริศนาเพนเทียม III (28 พฤษภาคม 1999)