ระบบประมวลผลแบบขนานหน่วยความจำแบบกระจาย Hitachi SR2201 เปิดตัวในเดือนมีนาคม พ.ศ. 2539 โดยHitachiโปรเซสเซอร์HARP-1E ความเร็ว 150 เมกะเฮิร์ตซ์ ซึ่งใช้ สถาปัตยกรรม PA-RISC 1.1 แก้ปัญหา ค่าปรับจาก การพลาดแคชด้วยการประมวลผลแบบเวกเตอร์ เสมือน (Pseudo Vector Processing: PVP) ใน PVP ข้อมูลจะถูกโหลดโดย การดึงข้อมูล ล่วงหน้า ไปยัง ธนาคารรีจิสเตอร์พิเศษ โดยข้ามแคชไป โปรเซสเซอร์แต่ละตัวมีประสิทธิภาพสูงสุด 300 MFLOPS ทำให้ SR2201 มีประสิทธิภาพสูงสุด 600 GFLOPS สามารถเชื่อมต่อโปรเซสเซอร์ RISCได้มากถึง 2048 ตัว ผ่านเครือ ข่ายครอสบาร์สามมิติความเร็วสูงซึ่งสามารถถ่ายโอนข้อมูลได้ที่ 300 MB/s ผ่านแต่ละลิงก์ 

ในเดือนกุมภาพันธ์ พ.ศ. 2539 ได้มีการติดตั้งระบบ 1024 โหนดจำนวน 2 ระบบที่มหาวิทยาลัยโตเกียวและมหาวิทยาลัยสึกุบะ โดย ระบบที่มหาวิทยาลัยสึกุบะ ได้รับการขยายไปยังระบบ CP-PACS ที่ไม่ใช่เชิงพาณิชย์ การอัปเกรดเป็นระบบ 2048 โหนด ซึ่งมีความเร็วสูงสุดถึง 614 GFLOPS เสร็จสมบูรณ์ในปลายเดือนกันยายน พ.ศ. 2539 ระบบ CP-PACS ดำเนินการโดยศูนย์ฟิสิกส์เชิงคำนวณ ซึ่งจัดตั้งขึ้นเพื่อวัตถุประสงค์ดังกล่าว ระบบประมวลผล 1024 ตัวของ SR2201 ทำได้ 220.4 GFLOPS ใน เกณฑ์มาตรฐาน LINPACKซึ่งคิดเป็น 72% ของประสิทธิภาพสูงสุด^{[ 1 ] [ 2 ] [ 3 ]}

• โปรเซสเซอร์แบบขนานขนาดใหญ่ Hitachi SR2201 , บริษัท ฮิตาชิ จำกัด
• โครงการ CP-PACSมหาวิทยาลัยสึกุบะ
• ศูนย์ฟิสิกส์เชิงคำนวณมหาวิทยาลัยสึกุบะ