การออกแบบวงจรรวม (Integrated Circuit Design) , การออกแบบเซมิคอนดักเตอร์ (Semiconductor Design) , การออกแบบชิป (Chip Design ) หรือการออกแบบไอซี (IC Design ) เป็นสาขาย่อยของวิศวกรรมอิเล็กทรอนิกส์ซึ่งครอบคลุม เทคนิคการออกแบบ ตรรกะและวงจร เฉพาะ ที่จำเป็นสำหรับการออกแบบวงจรรวม (IC) ไอซีประกอบด้วยชิ้นส่วนอิเล็กทรอนิกส์ ขนาดเล็ก ที่สร้างขึ้นในเครือข่ายไฟฟ้าบน พื้นผิว เซมิคอนดักเตอร์ แบบโมโนลิธิก โดยใช้กระบวนการโฟโตลิโทกราฟี

การออกแบบ IC สามารถแบ่งออกเป็นสองประเภทหลักๆ คือ การ ออกแบบ IC ดิจิทัลและ การออกแบบ IC อนาล็อกการออกแบบ IC ดิจิทัลคือการผลิตส่วนประกอบต่างๆ เช่นไมโครโปรเซสเซอร์FPGAหน่วยความจำ ( RAM ROMและแฟลช ) และASIC ดิจิทัล การออกแบบดิจิทัลเน้นความถูกต้องเชิงตรรกะ การเพิ่มความหนาแน่นของวงจรให้ สูงสุดและการจัดวางวงจรเพื่อให้สัญญาณนาฬิกาและสัญญาณเวลาถูกส่งผ่านอย่างมีประสิทธิภาพ การออกแบบ IC อนาล็อกยังมีความเชี่ยวชาญในด้านการออกแบบ IC กำลังไฟฟ้าและ การออกแบบ IC RFการออกแบบ IC อนาล็อกใช้ในการออกแบบop-ampตัวควบคุมเชิงเส้น วงจร ล็อกเฟส ออสซิลเลเตอร์และตัวกรองแบบแอ คทีฟ การออกแบบอนาล็อกให้ความสำคัญกับฟิสิกส์ของอุปกรณ์เซมิคอนดักเตอร์ เช่น อัตราขยาย การจับคู่ การกระจายพลังงาน และความต้านทานความแม่นยำของการขยายสัญญาณอนาล็อกและการกรองมักมีความสำคัญ และเป็นผลให้ IC อนาล็อกใช้อุปกรณ์แอคทีฟที่มีพื้นที่มากกว่าการออกแบบดิจิทัล และโดยทั่วไปมีความหนาแน่นของวงจรน้อยกว่า^{[ 1 ]}

วงจรรวมสมัยใหม่มีความซับซ้อนอย่างมาก ชิปคอมพิวเตอร์ตั้งโต๊ะโดยเฉลี่ยในปี 2026 มีทรานซิสเตอร์มากกว่า 20 พันล้านตัวกฎเกณฑ์สำหรับสิ่งที่สามารถและไม่สามารถผลิตได้ก็มีความซับซ้อนอย่างมากเช่นกัน กระบวนการผลิตวงจรรวมทั่วไปในปี 2015 มีกฎมากกว่า 500 ข้อ ยิ่งไปกว่านั้น เนื่องจากกระบวนการผลิตเองก็ไม่สามารถคาดการณ์ได้อย่างสมบูรณ์ นักออกแบบจึงต้องคำนึงถึง ลักษณะ ทางสถิติความซับซ้อนของการออกแบบวงจรรวมสมัยใหม่ รวมถึงแรงกดดันจากตลาดในการผลิตงานออกแบบอย่างรวดเร็ว ได้นำไปสู่การใช้เครื่องมืออย่างกว้างขวางในกระบวนการออกแบบวงจรรวม ซึ่งรู้จักกันในชื่อ เครื่องมือ การออกแบบอัตโนมัติทางอิเล็กทรอนิกส์ (EDA) การออกแบบโปรเซสเซอร์บางตัวมีความซับซ้อนมากจนยากที่จะทดสอบได้อย่างสมบูรณ์ และสิ่งนี้ทำให้เกิดปัญหาในผู้ให้บริการคลาวด์รายใหญ่^{[ 2 ]}กล่าวโดยสรุป การออกแบบวงจรรวมโดยใช้ซอฟต์แวร์ EDAประกอบด้วยการออกแบบ การทดสอบ และการตรวจสอบคำสั่งที่วงจรรวมจะดำเนินการ

การออกแบบวงจรรวม (Integrated Circuit หรือ IC) เกี่ยวข้องกับการสร้างชิ้นส่วนอิเล็กทรอนิกส์ เช่นทรานซิสเตอร์ตัวต้านทาน ตัวเก็บประจุและการเชื่อมต่อชิ้นส่วนเหล่านี้เข้ากับแผ่นเซมิคอนดักเตอร์ ซึ่งโดยทั่วไปคือซิลิคอน จำเป็นต้องมี วิธีการแยกชิ้นส่วนแต่ละชิ้นที่เกิดขึ้นในพื้นผิวเนื่องจากซิลิคอนที่เป็นพื้นผิวเป็นตัวนำและมักจะก่อตัวเป็นบริเวณที่ใช้งานของชิ้นส่วนแต่ละชิ้น วิธีการทั่วไปสองวิธีคือการแยกด้วยรอยต่อ pnและการแยกด้วยฉนวนต้องให้ความสำคัญกับการกระจายพลังงานของทรานซิสเตอร์และความต้านทานการเชื่อมต่อ และความหนาแน่นของกระแสไฟฟ้าของการเชื่อมต่อ หน้าสัมผัส และรูเชื่อมต่อเนื่องจาก IC ประกอบด้วยอุปกรณ์ขนาดเล็กมากเมื่อเทียบกับชิ้นส่วนแบบแยกชิ้น ซึ่งความกังวลเหล่านี้มีความสำคัญน้อยกว่าการเคลื่อนย้ายอิเล็กตรอนในตัวเชื่อมต่อโลหะและ ความเสียหายจาก ESDต่อชิ้นส่วนขนาดเล็กก็เป็นสิ่งที่ต้องกังวลเช่นกัน สุดท้ายนี้ การจัดวางทางกายภาพของบล็อกย่อยของวงจรบางส่วนมักมีความสำคัญอย่างยิ่ง เพื่อให้ได้ความเร็วในการทำงานที่ต้องการ เพื่อแยกส่วนที่มีเสียงรบกวนของ IC ออกจากส่วนที่เงียบ เพื่อปรับสมดุลผลกระทบของการเกิดความร้อนทั่วทั้ง IC หรือเพื่ออำนวยความสะดวกในการวางตำแหน่งการเชื่อมต่อกับวงจรภายนอก IC

โดยทั่วไปแล้ว วงจรการออกแบบวงจรรวม (IC) จะประกอบด้วยหลายขั้นตอน:

1. ข้อกำหนดของระบบ
   1. การศึกษาความเป็นไปได้และการประมาณขนาดแม่พิมพ์
   2. การวิเคราะห์ฟังก์ชัน
2. การออกแบบระดับสถาปัตยกรรมหรือระดับระบบ
3. การออกแบบเชิงตรรกะ
   1. การออกแบบ การจำลอง และการจัดวางแบบอนาล็อก
   2. การออกแบบและการจำลองแบบดิจิทัล
   3. การจำลองระบบ การเลียนแบบ และการตรวจสอบ
4. การออกแบบวงจร
   1. การสังเคราะห์การออกแบบดิจิทัล
   2. ออกแบบเพื่อการทดสอบและการสร้างรูปแบบการทดสอบอัตโนมัติ
   3. ออกแบบเพื่อการผลิต
5. การออกแบบทางกายภาพ
   1. การวางผังพื้น
   2. สถานที่และเส้นทาง
   3. การสกัดปรสิต
6. การตรวจสอบและลงนามรับรอง ทางกายภาพ
   1. การกำหนดเวลาแบบคงที่
   2. การจำลองร่วมและการกำหนดเวลา
7. การเตรียมข้อมูลมาสก์ (การประมวลผลหลังการจัดวาง)
   1. การตกแต่งชิปด้วยเทป
   2. การจัดวางเส้นเล็ง
   3. การเตรียมเลย์เอาต์เพื่อมาสก์
8. การผลิตแผ่นลาย
9. การผลิตโฟโตมาสก์
10. การผลิตเวเฟอร์
11. บรรจุภัณฑ์
12. การทดสอบแม่พิมพ์
    1. การตรวจสอบ และบูรณาการหลังการผลิตชิปซิลิคอน
    2. การกำหนดคุณลักษณะของอุปกรณ์
    3. ปรับแต่ง (ถ้าจำเป็น)
13. การติดตั้งชิป
    1. การสร้างเอกสารข้อมูลจำเพาะ (โดยปกติจะเป็น ไฟล์ PDF )
    2. เร่งขึ้น
    3. การผลิต
    4. การวิเคราะห์ผลผลิต / การวิเคราะห์ความน่าเชื่อถือ ของการรับประกัน
    5. การวิเคราะห์ความล้มเหลวของการส่งคืนสินค้า
    6. วางแผนการผลิตชิปรุ่นต่อไปโดยใช้ข้อมูลการผลิตหากเป็นไปได้

ลำแสงไอออนแบบโฟกัสอาจใช้ในระหว่างการพัฒนาชิปเพื่อสร้างการเชื่อมต่อใหม่ในชิป^{[ 3 ] [ 4 ]}

โดยคร่าวๆ แล้ว การออกแบบวงจรไอซีดิจิทัลสามารถแบ่งออกได้เป็นสามส่วน

• การออกแบบ ระบบอิเล็กทรอนิกส์ระดับระบบ : ขั้นตอนนี้จะสร้างข้อกำหนดฟังก์ชันการทำงานของผู้ใช้ ผู้ใช้สามารถใช้ภาษาและเครื่องมือต่างๆ ในการสร้างคำอธิบายนี้ได้ ตัวอย่างเช่น โมเดล C / C++ , VHDL , SystemC , SystemVerilog , โมเดลระดับธุรกรรม , SimulinkและMATLAB
• การออกแบบ RTL: ขั้นตอนนี้จะแปลงข้อกำหนดของผู้ใช้ (สิ่งที่ผู้ใช้ต้องการให้ชิปทำ) ให้เป็น คำอธิบาย ระดับการถ่ายโอนรีจิสเตอร์ (RTL) RTL จะอธิบายพฤติกรรมที่แน่นอนของวงจรดิจิทัลบนชิป รวมถึงการเชื่อมต่อกับอินพุตและเอาต์พุตด้วย
• การออกแบบวงจรทางกายภาพ : ขั้นตอนนี้จะนำ RTL และไลบรารีของเกตตรรกะที่มีอยู่ ( ไลบรารี เซลล์มาตรฐาน ) มาสร้างการออกแบบชิป ขั้นตอนนี้เกี่ยวข้องกับการใช้โปรแกรมแก้ไขเค้าโครง ICการวางเค้าโครงและการวางผัง การพิจารณาว่าควรใช้เกตใด การกำหนดตำแหน่งสำหรับเกตเหล่านั้น และการเชื่อมต่อ (การสังเคราะห์เวลาสัญญาณนาฬิกา การกำหนดเส้นทาง) เข้าด้วยกัน

โปรดทราบว่าขั้นตอนที่สอง คือ การออกแบบ RTL นั้น มีหน้าที่ทำให้ชิปทำงานได้อย่างถูกต้อง ส่วนขั้นตอนที่สาม คือ การออกแบบทางกายภาพนั้น ไม่มีผลต่อการทำงานเลย (หากทำอย่างถูกต้อง) แต่จะเป็นตัวกำหนดความเร็วในการทำงานและต้นทุนของชิป

โดยปกติแล้วเซลล์มาตรฐานจะแสดงถึงเกตตรรกะ เดี่ยว ไดโอด หรือส่วนประกอบตรรกะอย่างง่าย เช่น ฟลิปฟลอป หรือเกตตรรกะที่มีอินพุตหลายตัว^{[ 5 ]}การใช้เซลล์มาตรฐานช่วยให้การออกแบบชิปสามารถแบ่งออกเป็นระดับตรรกะและระดับกายภาพได้ บริษัทที่ไม่มีโรงงานผลิตมักจะทำงานเฉพาะการออกแบบตรรกะของชิป โดยกำหนดวิธีการเชื่อมต่อเซลล์และฟังก์ชันการทำงานของชิป ในขณะที่ปฏิบัติตามกฎการออกแบบจากโรงงานผลิตชิป ในขณะที่การออกแบบกายภาพของชิป เซลล์เองนั้น โดยปกติจะทำโดยโรงงานผลิต และประกอบด้วยฟิสิกส์ของอุปกรณ์ทรานซิสเตอร์และวิธีการเชื่อมต่อเพื่อสร้างเกตตรรกะ เซลล์มาตรฐานช่วยให้สามารถออกแบบและแก้ไขชิปได้รวดเร็วยิ่งขึ้นเพื่อตอบสนองความต้องการของตลาด แต่สิ่งนี้มาพร้อมกับต้นทุนของความหนาแน่นของทรานซิสเตอร์ที่ต่ำลงในชิปและทำให้ขนาดของไดใหญ่ขึ้น^{[ 5 ]}

โรงหล่อจัดหาไลบรารีของเซลล์มาตรฐานให้กับบริษัทที่ไม่มีโรงงานผลิต เพื่อวัตถุประสงค์ในการออกแบบและเพื่อให้สามารถผลิตงานออกแบบของตนโดยใช้สิ่งอำนวยความสะดวกของโรงหล่อได้ โรงหล่ออาจจัดหา ชุดเครื่องมือออกแบบกระบวนการ (PDK) ซึ่งอาจรวมถึงไลบรารีเซลล์มาตรฐาน ตลอดจนข้อกำหนดของเซลล์ และเครื่องมือในการตรวจสอบงานออกแบบของบริษัทที่ไม่มีโรงงานผลิตตามกฎการออกแบบที่โรงหล่อกำหนด ตลอดจนการจำลองโดยใช้เซลล์ของโรงหล่อ PDK อาจจัดหาให้ภายใต้ข้อตกลงการไม่เปิดเผยข้อมูล มาโคร/มาโครเซลล์/มาโครบล็อก^{[ 6 ]}อาร์เรย์มาโครเซลล์และบล็อก IPมีฟังก์ชันการทำงานมากกว่าเซลล์มาตรฐาน และใช้งานในลักษณะเดียวกัน มีทั้งมาโครแบบอ่อนและมาโครแบบแข็ง โดยปกติเซลล์มาตรฐานจะถูกวางต่อจากแถวเซลล์มาตรฐาน

กระบวนการ พัฒนา วงจรรวม (IC) เริ่มต้นด้วยการกำหนดข้อกำหนดของผลิตภัณฑ์ ดำเนินต่อไปด้วยการกำหนดสถาปัตยกรรม การนำไปใช้งาน การทดสอบระบบ และสุดท้ายคือการผลิต ขั้นตอนต่างๆ ของกระบวนการพัฒนาวงจรรวมมีรายละเอียดดังต่อไปนี้ แม้ว่าขั้นตอนต่างๆ จะถูกนำเสนอในลักษณะที่ตรงไปตรงมา แต่ในความเป็นจริงแล้ว กระบวนการนี้อาจมีการปรับเปลี่ยนและขั้นตอนเหล่านี้อาจเกิดขึ้นหลายครั้ง

ก่อนที่จะกำหนดสถาปัตยกรรม ได้นั้น ต้องกำหนดเป้าหมายผลิตภัณฑ์ระดับสูงเสียก่อน โดยปกติแล้ว ข้อกำหนดต่างๆจะถูกสร้างขึ้นโดยทีมงานข้ามสายงานที่ครอบคลุมถึงโอกาสทางการตลาด ความต้องการของลูกค้า ความเป็นไปได้ และอื่นๆ อีกมากมาย ขั้นตอนนี้ควรจะ ได้ ผลลัพธ์เป็นเอกสารข้อกำหนดของผลิตภัณฑ์

งานด้านสถาปัตยกรรมกำหนดโครงสร้างพื้นฐาน เป้าหมาย และหลักการของผลิตภัณฑ์ โดยกำหนดแนวคิดระดับสูงและคุณค่าที่แท้จริงของผลิตภัณฑ์ ทีมสถาปนิกจะคำนึงถึงตัวแปรหลายอย่างและประสานงานกับหลายกลุ่ม โดยทั่วไปแล้ว ผู้ที่สร้างสถาปัตยกรรมมักมีประสบการณ์มากมายในการจัดการกับระบบในสาขาที่กำลังสร้างสถาปัตยกรรมนั้น ผลงานที่ได้จากขั้นตอนการออกแบบสถาปัตยกรรมคือข้อกำหนด ทาง สถาปัตยกรรม

สถาปัตยกรรมระดับไมโครเป็นขั้นตอนที่ใกล้เคียงกับฮาร์ดแวร์มากขึ้น มันเป็นการนำสถาปัตยกรรมไปใช้งานจริงและกำหนดกลไกและโครงสร้างเฉพาะเพื่อทำให้การใช้งานนั้นสำเร็จ ผลลัพธ์ของขั้นตอนสถาปัตยกรรมระดับไมโครคือข้อกำหนดสถาปัตยกรรมระดับไมโครที่อธิบายวิธีการที่ใช้ในการนำสถาปัตยกรรมไปใช้งานจริง

ในขั้นตอนการนำไปใช้งาน การออกแบบจะถูกสร้างขึ้นโดยใช้ข้อกำหนดทางสถาปัตยกรรมระดับไมโครเป็นจุดเริ่มต้น ซึ่งเกี่ยวข้องกับการกำหนดและการแบ่งส่วนในระดับต่ำ การเขียนโค้ดการป้อนแผนผังวงจร และการตรวจสอบ ขั้นตอนนี้จะสิ้นสุดลงเมื่อการออกแบบเสร็จสมบูรณ์และส่งไปผลิตเป็นชิป (tapeout )

หลังจากออกแบบ ทดสอบ และผลิตชิ้นส่วนอิเล็กทรอนิกส์เสร็จแล้ว จะได้รับฮาร์ดแวร์จริง หรือ "ซิลิคอนชิ้นแรก" ซึ่งจะถูกนำไปยังห้องปฏิบัติการเพื่อทำการทดสอบการทำงาน (Bringup ) การทดสอบการทำงานคือกระบวนการจ่ายไฟ ทดสอบ และหาคุณลักษณะของชิ้นส่วนในห้องปฏิบัติการ มี การทดสอบ มากมาย เริ่มตั้งแต่การทดสอบง่ายๆ เช่น การตรวจสอบว่าอุปกรณ์สามารถเปิดใช้งานได้ ไปจนถึงการทดสอบที่ซับซ้อนมากขึ้นซึ่งพยายามทดสอบความทนทานของชิ้นส่วนในรูปแบบต่างๆ ผลลัพธ์ของขั้นตอนการทดสอบการทำงานคือเอกสารข้อมูลคุณลักษณะ (ประสิทธิภาพของชิ้นส่วนตามข้อกำหนด) และข้อผิดพลาด (พฤติกรรมที่ไม่คาดคิด)

การพัฒนาผลิตภัณฑ์คือกระบวนการนำแบบร่างจากขั้นตอนวิศวกรรมไปสู่การผลิตในปริมาณมาก แม้ว่าแบบร่างอาจจะตรงตามข้อกำหนดของผลิตภัณฑ์ในห้องปฏิบัติการระหว่างขั้นตอนเริ่มต้นใช้งานได้สำเร็จแล้ว แต่วิศวกรผลิตภัณฑ์ก็ต้องเผชิญกับความท้าทายมากมายเมื่อพยายามผลิตแบบร่างเหล่านั้นในปริมาณมาก ต้องมีการเพิ่มกำลังการผลิตของ วงจรรวม (IC)ให้ได้ปริมาณที่เหมาะสมโดยมีอัตราผลผลิตที่ยอมรับได้ เป้าหมายของขั้นตอนการพัฒนาผลิตภัณฑ์คือการบรรลุปริมาณการผลิตในปริมาณมากด้วยต้นทุนที่ยอมรับได้

เมื่อการออกแบบเสร็จสมบูรณ์และเข้าสู่ขั้นตอนการผลิตจำนวนมากแล้ว จำเป็นต้องมีการบำรุงรักษาอย่างต่อเนื่อง กระบวนการต้องได้รับการตรวจสอบอย่างต่อเนื่องและแก้ไขปัญหาอย่างรวดเร็วเพื่อหลีกเลี่ยงผลกระทบอย่างมีนัยสำคัญต่อปริมาณการผลิต เป้าหมายของการบำรุงรักษาคือการรักษาระดับปริมาณการผลิตและลดต้นทุนอย่างต่อเนื่องจนกว่าผลิตภัณฑ์จะหมดอายุการใช้งาน

กระบวนการออกแบบชิปเริ่มต้นด้วยการออกแบบระดับระบบและการวางแผนสถาปัตยกรรมไมโคร ในบริษัทออกแบบ IC ฝ่ายบริหารและฝ่ายวิเคราะห์ข้อมูลมักจะร่างข้อเสนอเพื่อให้ทีมออกแบบเริ่มออกแบบชิปใหม่ที่เหมาะสมกับกลุ่มอุตสาหกรรม นักออกแบบระดับสูงจะประชุมกันในขั้นตอนนี้เพื่อตัดสินใจว่าชิปจะทำงานอย่างไร ขั้นตอนนี้เป็นขั้นตอนที่กำหนดฟังก์ชันการทำงานและการออกแบบของ IC นักออกแบบ IC จะวางแผนข้อกำหนดด้านฟังก์ชันการทำงาน ชุดทดสอบการตรวจสอบ และวิธีการทดสอบสำหรับโครงการทั้งหมด จากนั้นจะเปลี่ยนการออกแบบเบื้องต้นให้เป็นข้อกำหนดระดับระบบที่สามารถจำลองได้ด้วยแบบจำลองอย่างง่ายโดยใช้ภาษาเช่น C++ และ MATLAB และเครื่องมือจำลอง สำหรับการออกแบบใหม่และบริสุทธิ์ ขั้นตอนการออกแบบระบบเป็นขั้นตอนที่ วางแผน ชุดคำสั่งและการทำงาน และในชิปส่วนใหญ่ ชุดคำสั่งที่มีอยู่จะถูกแก้ไขเพื่อเพิ่มฟังก์ชันการทำงานใหม่ การออกแบบในขั้นตอนนี้มักเกี่ยวข้องกับข้อความต่างๆ เช่นการเข้ารหัสในรูปแบบMP3หรือการใช้งานเลขคณิตจุดลอยตัวของ IEEEในขั้นตอนต่อมาของกระบวนการออกแบบ ข้อความที่ดูเหมือนไม่มีอะไรเหล่านี้จะขยายออกไปเป็นเอกสารข้อความหลายร้อยหน้า

เมื่อตกลงกันเรื่องการออกแบบระบบแล้ว นักออกแบบ RTL จะนำแบบจำลองการทำงานไปเขียนในภาษาอธิบายฮาร์ดแวร์ เช่นVerilog , SystemVerilogหรือVHDLโดยใช้ส่วนประกอบการออกแบบดิจิทัล เช่น ตัวบวก ตัวเลื่อน และเครื่องสถานะ รวมถึงแนวคิดสถาปัตยกรรมคอมพิวเตอร์ เช่น การประมวลผลแบบไปป์ไลน์ การประมวลผลแบบซูเปอร์สเกลาร์ และการคาดการณ์การแตกแขนงนักออกแบบ RTL จะแบ่งคำอธิบายการทำงานออกเป็นแบบจำลองฮาร์ดแวร์ของส่วนประกอบบนชิปที่ทำงานร่วมกัน คำสั่งง่ายๆ แต่ละคำสั่งที่อธิบายไว้ในการออกแบบระบบสามารถกลายเป็น โค้ด RTL หลายพันบรรทัดได้อย่างง่ายดาย ซึ่งเป็นเหตุผลว่าทำไมจึงเป็นเรื่องยากมากที่จะตรวจสอบว่า RTL จะทำงานได้อย่างถูกต้องในทุกกรณีที่เป็นไปได้ที่ผู้ใช้อาจป้อนเข้ามา

เพื่อลดจำนวนบั๊กด้านฟังก์ชันการทำงาน กลุ่มตรวจสอบฮาร์ดแวร์แยกต่างหากจะนำ RTL และออกแบบ testbench และระบบเพื่อตรวจสอบว่า RTL ทำงานตามขั้นตอนเดียวกันภายใต้เงื่อนไขต่างๆ มากมาย ซึ่งจัดอยู่ในขอบเขตของการตรวจสอบฟังก์ชันการทำงานมีการใช้เทคนิคมากมาย ไม่มีเทคนิคใดสมบูรณ์แบบ แต่ล้วนมีประโยชน์ เช่นการจำลองตรรกะ อย่างละเอียด วิธีการเชิงรูปธรรมการจำลองฮาร์ดแวร์การตรวจสอบโค้ดแบบlint การครอบคลุมโค้ดและอื่นๆ การตรวจสอบเช่นที่ทำโดยอีมูเลเตอร์สามารถดำเนินการได้ใน FPGA หรือโปรเซสเซอร์พิเศษ^{[ 7 ] [ 8 ]}และการจำลองได้เข้ามาแทนที่การจำลอง การจำลองในตอนแรกทำโดยการจำลองเกตตรรกะในชิป แต่ต่อมาได้จำลอง RTL ในชิปแทน^{[ 9 ]}การจำลองยังคงใช้เมื่อสร้างการออกแบบชิปอนาล็อก^{[ 10 ]}แพลตฟอร์มการสร้างต้นแบบใช้สำหรับรันซอฟต์แวร์บนต้นแบบของการออกแบบชิปในระหว่างการพัฒนาโดยใช้ FPGA แต่การทำซ้ำหรือแก้ไขจะช้ากว่า และไม่สามารถใช้ในการแสดงภาพสัญญาณฮาร์ดแวร์ตามที่จะปรากฏในการออกแบบที่เสร็จสมบูรณ์ได้^{[ 11 ]}

ข้อผิดพลาดเล็กน้อยตรงนี้อาจทำให้ชิปทั้งหมดใช้งานไม่ได้ หรือแย่กว่านั้นบั๊ก Pentium FDIV ที่มีชื่อเสียง ทำให้ผลลัพธ์ของการหารผิดพลาดได้มากที่สุด 61 ส่วนต่อล้านส่วน ในกรณีที่เกิดขึ้นไม่บ่อยนัก ไม่มีใครสังเกตเห็นจนกระทั่งชิปอยู่ในขั้นตอนการผลิตมาหลายเดือนแล้ว แต่Intelถูกบังคับให้เสนอเปลี่ยนชิปทุกตัวที่ขายไปโดยไม่คิดค่าใช้จ่ายจนกว่าจะแก้ไขบั๊กได้ ซึ่งมีค่าใช้จ่าย 475 ล้านดอลลาร์สหรัฐ^{[ 12 ]}

RTL เป็นเพียงแบบจำลองพฤติกรรมของฟังก์ชันการทำงานจริงที่ชิปควรจะทำงานเท่านั้น มันไม่มีความเชื่อมโยงกับแง่มุมทางกายภาพของการทำงานของชิปในชีวิตจริงในด้านวัสดุ ฟิสิกส์ และวิศวกรรมไฟฟ้า ด้วยเหตุนี้ ขั้นตอนต่อไปในกระบวนการออกแบบ IC ซึ่งก็คือขั้นตอนการออกแบบทางกายภาพคือการแมป RTL ไปเป็นแบบจำลองทางเรขาคณิตที่แท้จริงของอุปกรณ์อิเล็กทรอนิกส์ทั้งหมด เช่น ตัวเก็บประจุ ตัวต้านทาน ประตูตรรกะ และทรานซิสเตอร์ที่จะอยู่บนชิป

ขั้นตอนหลักของการออกแบบทางกายภาพมีดังต่อไปนี้ ในทางปฏิบัติแล้ว ไม่มีลำดับขั้นตอนที่ตรงไปตรงมา จำเป็นต้องมีการปรับปรุงแก้ไขหลายครั้งเพื่อให้แน่ใจว่าบรรลุวัตถุประสงค์ทั้งหมดพร้อมกัน นี่เป็นปัญหาที่ยากในตัวเอง ซึ่งเรียกว่าการปิดการออกแบบ (design closure )

• การสังเคราะห์ลอจิก : RTL จะถูกแปลงเป็นเน็ตลิสต์ระดับเกตในเทคโนโลยีเป้าหมายของชิป
• การวางผังวงจร : โค้ด RTL ของชิปจะถูกกำหนดให้กับพื้นที่ขนาดใหญ่ของชิป ขาอินพุต/เอาต์พุต (I/O) จะถูกกำหนด และวัตถุขนาดใหญ่ (อาร์เรย์ คอร์ ฯลฯ) จะถูกจัดวาง
• การจัดวาง : เกตในเน็ตลิสต์จะถูกกำหนดตำแหน่งที่ไม่ทับซ้อนกันบนพื้นที่ของชิป
• การปรับปรุงตรรกะ/การจัดวาง: การแปลงตรรกะและการจัดวางแบบวนซ้ำเพื่อลดข้อจำกัดด้านประสิทธิภาพและพลังงาน
• การแทรกสัญญาณนาฬิกา : มีการเพิ่มการเดินสายสัญญาณนาฬิกา (โดยทั่วไปคือวงจรต้นไม้สัญญาณนาฬิกา ) เข้าไปในการออกแบบ
• การกำหนดเส้นทาง : เพิ่มสายไฟที่เชื่อมต่อเกตต่างๆ ในเน็ตลิสต์
• การปรับแต่งหลังการเดินสาย: ขจัดปัญหาด้านประสิทธิภาพ ( การปิดจังหวะเวลา ), สัญญาณรบกวน ( ความสมบูรณ์ของสัญญาณ ) และผลผลิต ( การออกแบบเพื่อการผลิต )
• การออกแบบเพื่อการผลิต : มีการปรับเปลี่ยนการออกแบบเท่าที่จะเป็นไปได้ เพื่อให้การผลิตง่ายและมีประสิทธิภาพมากที่สุด ตัวอย่างเช่น การปรับปรุงที่พบได้ทั่วไปคือการทำให้ความหนาแน่นของส่วนประกอบต่างๆ บนชิปมีความสม่ำเสมอมากที่สุด ซึ่งทำได้โดยการเพิ่ม vias เพิ่มเติม หรือเพิ่มชั้นโลหะ/การแพร่กระจาย/โพลีเมอร์จำลองในจุดที่ทำได้ โดยต้องเป็นไปตามกฎการออกแบบที่กำหนดโดยโรงงานผลิต
• การตรวจสอบขั้นสุดท้าย: เนื่องจากข้อผิดพลาดมีค่าใช้จ่ายสูง ใช้เวลานาน และตรวจจับได้ยาก การตรวจสอบข้อผิดพลาดอย่างละเอียดจึงเป็นสิ่งจำเป็นเพื่อให้แน่ใจว่าการจับคู่กับตรรกะทำได้อย่างถูกต้องและตรวจสอบว่าได้ปฏิบัติตามกฎการผลิตอย่างเคร่งครัด
• การตกแต่งชิปด้วยเทปเอาต์และการสร้างมาสก์: ข้อมูลการออกแบบจะถูกแปลงเป็นโฟโตมาสก์ในการเตรียมข้อมูลมาสก์^{[ 13 ]}

ก่อนการมาถึงของไมโครโปรเซสเซอร์และเครื่องมือออกแบบที่ใช้ซอฟต์แวร์ วงจรไอซีแบบอนาล็อกถูกออกแบบโดยใช้การคำนวณด้วยมือและชิ้นส่วนจากชุดอุปกรณ์สำเร็จรูป ไอซีเหล่านี้เป็นวงจรที่มีความซับซ้อนต่ำ เช่นโอเปอเรชันแอมพลิฟายเออร์ (op-amp)ซึ่งโดยทั่วไปแล้วจะมีทรานซิสเตอร์ไม่เกินสิบตัวและมีการเชื่อมต่อเพียงไม่กี่จุด กระบวนการลองผิดลองถูกซ้ำๆ และการ "ออกแบบเกินความจำเป็น" ของขนาดอุปกรณ์มักจำเป็นเพื่อให้ได้ไอซีที่สามารถผลิตได้ การนำการออกแบบที่ได้รับการพิสูจน์แล้วมาใช้ซ้ำทำให้สามารถสร้างไอซีที่ซับซ้อนขึ้นเรื่อยๆ โดยอาศัยความรู้เดิม เมื่อการประมวลผลด้วยคอมพิวเตอร์ราคาไม่แพงเริ่มมีให้ใช้ในทศวรรษ 1970 โปรแกรมคอมพิวเตอร์ถูกเขียนขึ้นเพื่อจำลองการออกแบบวงจรด้วยความแม่นยำที่มากกว่าการคำนวณด้วยมือ โปรแกรมจำลองวงจรตัวแรกที่ออกแบบมาโดยเฉพาะสำหรับไอซีเรียกว่าSPICE (Simulation Program with Integrated Circuits Emphasis) ซึ่งเปิดตัวในปี 1973 โปรแกรมรุ่นต่อๆ มายังคงครองตลาดการออกแบบอนาล็อก เครื่องมือจำลองวงจรด้วยคอมพิวเตอร์เหล่านี้ช่วยให้การออกแบบไอซีมีความซับซ้อนมากขึ้นกว่าการคำนวณด้วยมือ ทำให้การออกแบบASIC แบบอนาล็อกเป็นไป ได้ในทางปฏิบัติ

เนื่องจากต้องพิจารณาข้อจำกัดเชิงฟังก์ชันมากมายในการออกแบบอนาล็อก การออกแบบด้วยตนเองจึงยังคงแพร่หลายในปัจจุบัน ตรงกันข้ามกับการออกแบบดิจิทัลซึ่งเป็นระบบอัตโนมัติสูง รวมถึงการกำหนดเส้นทางและการสังเคราะห์อัตโนมัติ^{[ 14 ]}ด้วยเหตุนี้ กระบวนการออกแบบสมัยใหม่สำหรับวงจรอนาล็อกจึงมีลักษณะเฉพาะด้วยรูปแบบการออกแบบสองแบบที่แตกต่างกัน คือ แบบบนลงล่างและแบบล่างขึ้นบน^{[ 15 ]}รูปแบบการออกแบบแบบบนลงล่างใช้เครื่องมือที่ใช้การเพิ่มประสิทธิภาพคล้ายกับกระบวนการดิจิทัลแบบดั้งเดิม กระบวนการแบบล่างขึ้นบนนำ “ความรู้ของผู้เชี่ยวชาญ” กลับมาใช้ใหม่ด้วยผลลัพธ์ของโซลูชันที่คิดและบันทึกไว้ก่อนหน้านี้ในคำอธิบายเชิงกระบวนการ เลียนแบบการตัดสินใจของผู้เชี่ยวชาญ[ ^{15 ] ตัวอย่าง}เช่น เครื่องกำเนิดเซลล์ เช่นPCells

ความท้าทายที่สำคัญที่สุดในการออกแบบวงจรไอซีแบบอนาล็อกเกี่ยวข้องกับความแปรปรวนของอุปกรณ์แต่ละชิ้นที่สร้างขึ้นบนชิปเซมิคอนดักเตอร์ ต่างจากการออกแบบวงจรระดับบอร์ดที่อนุญาตให้ผู้ออกแบบเลือกอุปกรณ์ที่ผ่านการทดสอบและจัดกลุ่มตามค่าแล้ว ค่าของอุปกรณ์บนไอซีอาจแตกต่างกันอย่างมากในลักษณะที่อยู่นอกเหนือการควบคุมของผู้ออกแบบ ตัวอย่างเช่น ตัวต้านทานไอซีที่วาดเหมือนกันอาจแตกต่างกันได้ถึง ±20% และค่า β (อัตราขยาย) ของทรานซิสเตอร์BJT แบบรวม อาจแตกต่างกันได้ตั้งแต่ 20 ถึง 100 ในกระบวนการผลิต CMOS ล่าสุด ค่า β ของทรานซิสเตอร์ PNP แนวตั้งอาจต่ำกว่า 1 ด้วยซ้ำ นอกจากนี้ ความท้าทายในการออกแบบยังเพิ่มขึ้นอีก เนื่องจากคุณสมบัติของอุปกรณ์มักจะแตกต่างกันไปในแต่ละแผ่นเวเฟอร์เซมิคอนดักเตอร์ที่ผ่านกระบวนการผลิต คุณสมบัติของอุปกรณ์อาจแตกต่างกันอย่างมากในแต่ละไอซีเนื่องจากความลาดชัน ของการเจือสาร สาเหตุพื้นฐานของความแปรปรวนนี้คือ อุปกรณ์เซมิคอนดักเตอร์จำนวนมากมีความไวสูงต่อความแปรปรวนแบบสุ่มที่ควบคุมไม่ได้ในกระบวนการผลิต การเปลี่ยนแปลงเล็กน้อยในปริมาณเวลาการแพร่กระจาย ระดับการเจือสารที่ไม่สม่ำเสมอ ฯลฯ อาจส่งผลกระทบอย่างมากต่อคุณสมบัติของอุปกรณ์

เทคนิคการออกแบบบางอย่างที่ใช้เพื่อลดผลกระทบของความแปรผันของอุปกรณ์ ได้แก่: ^{[ 16 ]}

• โดยใช้ค่าอัตราส่วนของตัวต้านทานซึ่งมีความใกล้เคียงกัน แทนที่จะใช้ค่าความต้านทานสัมบูรณ์
• การใช้อุปกรณ์ที่มีรูปทรงเรขาคณิตที่เข้ากัน เพื่อให้มีลักษณะที่แตกต่างกันอย่างลงตัว
• ออกแบบอุปกรณ์ให้มีขนาดใหญ่ เพื่อให้ความผันแปรทางสถิติกลายเป็นสัดส่วนที่ไม่สำคัญเมื่อเทียบกับคุณสมบัติโดยรวมของอุปกรณ์
• การแบ่งอุปกรณ์ขนาดใหญ่ เช่น ตัวต้านทาน ออกเป็นส่วนย่อยๆ และนำมาประกอบเข้าด้วยกันเพื่อลดความผันแปร
• การใช้ รูปแบบการจัดวางอุปกรณ์ ที่มีจุดศูนย์กลางร่วมกันจะช่วยลดความแปรผันในอุปกรณ์ที่ต้องมีความใกล้เคียงกันอย่างมาก (เช่น คู่ทรานซิสเตอร์แบบดิฟเฟอเรนเชียลของออปแอมป์ )

บริษัทที่ใหญ่ที่สุด 3 แห่งที่จำหน่ายเครื่องมือออกแบบอัตโนมัติทางอิเล็กทรอนิกส์ ได้แก่ Synopsys , CadenceและMentor Graphics (ปัจจุบันคือSiemens EDA) ^{[ 17 ]}

• การเปรียบเทียบซอฟต์แวร์ EDA
• การป้องกันการออกแบบเค้าโครงวงจรรวม
• การออกแบบวงจรไฟฟ้า
• ระบบอัตโนมัติการออกแบบอิเล็กทรอนิกส์
• การออกแบบเครือข่ายไฟฟ้า (IC)
• การออกแบบโปรเซสเซอร์
• วารสาร IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
• รายชื่อซอฟต์แวร์ EDA
• บริการเวเฟอร์แบบหลายโครงการ
• เซลล์มาตรฐาน
• คอมไพเลอร์ซิลิคอน

• คู่มือการออกแบบวงจรรวมอัตโนมัติทางอิเล็กทรอนิกส์โดย Lavagno, Martin และ Scheffer, ISBN 0-8493-3096-3การสำรวจภาพรวมของสาขาการออกแบบอัตโนมัติทางอิเล็กทรอนิกส์ซึ่งเป็นหนึ่งในปัจจัยสำคัญที่ช่วยให้การออกแบบวงจรรวมสมัยใหม่เป็นไปได้