ในสาขาอิเล็กทรอนิกส์การออกแบบการสแกนแบบไวต่อระดับ (Level-sensitive scan designหรือ LSSD) เป็นส่วนหนึ่งของ กระบวนการทดสอบการผลิต วงจรรวมเป็น วิธี การออกแบบการสแกน DFTที่ใช้สัญญาณนาฬิการะบบและสัญญาณนาฬิกาการสแกนแยกกันเพื่อแยกแยะระหว่างโหมดปกติและโหมดทดสอบ มีการใช้แลตช์เป็นคู่ โดยแต่ละคู่มีอินพุตข้อมูลปกติ เอาต์พุตข้อมูล และสัญญาณนาฬิกาสำหรับการทำงานของระบบ สำหรับการทำงานทดสอบ แลตช์ทั้งสองจะสร้างคู่มาสเตอร์/สเลฟ โดยมีอินพุตการสแกนหนึ่งตัว เอาต์พุตการสแกนหนึ่งตัว และสัญญาณนาฬิกาการสแกน A และ B ที่ไม่ทับซ้อนกัน ซึ่งจะถูกคงไว้ที่ระดับต่ำในระหว่างการทำงานของระบบ แต่จะทำให้ข้อมูลการสแกนถูกล็อคเมื่อถูกพัลส์ที่ระดับสูงในระหว่างการสแกน^{[ 1 ]}

 ____ || บาป ----|S | เอ ------|> | | Q|---+--------------- Q1 D1 -----|D | | CLK1 ---|> | | |____| | ____ | | | +---|S | บี -------------------|> | | Q|------ Q2 / SOut ดี2 ------------------|ดี | CLK2 ----------------|> | |____| 

ในการกำหนดค่า LSSD แบบสลักเดี่ยว สลักตัวที่สองจะใช้สำหรับการดำเนินการสแกนเท่านั้น การอนุญาตให้ใช้เป็นสลักระบบตัวที่สองจะช่วยลดภาระซิลิคอน^{[ 1 ]}

• การสแกนขอบเขต
• การทดสอบในวงจร
• เจแท็ก