หน่วยความจำแร้งค์คือชุดของ ชิป DRAM ที่เชื่อมต่อกับ ชิปเลือกเดียวกันดังนั้นจึงสามารถเข้าถึงได้พร้อมกัน ในทางปฏิบัติชิป DRAM ทั้งหมด จะใช้สัญญาณคำสั่งและการควบคุมอื่นๆ ร่วมกัน และมีเพียงขาชิปเลือกสำหรับแต่ละแร้งค์เท่านั้นที่แยกจากกัน (ขาข้อมูลจะใช้ร่วมกันระหว่างแร้งค์) ^{[ 1 ]}

จำนวนแถวและความกว้างของบัสต่อชิปของโมดูลหน่วยความจำจะถูกเขียนในรูปแบบสตริงที่กระชับ ตัวอย่างเช่น 2R×4 หมายความว่าโมดูลนั้นมีชิปสองแถวที่มีความกว้างสี่บิต

คำว่า " rank"ถูกสร้างและกำหนดโดยJEDECซึ่งเป็นกลุ่มมาตรฐานอุตสาหกรรมหน่วยความจำ ในโมดูลหน่วยความจำDDR , DDR2หรือDDR3 แต่ละ rank จะมีบัสข้อมูลกว้าง 64 บิต (กว้าง 72 บิตใน DIMM ที่รองรับECC ) จำนวน DRAM ทางกายภาพขึ้นอยู่กับความกว้างของแต่ละตัว ตัวอย่างเช่น rank ของ DRAM ×8 (กว้าง 8 บิต) จะประกอบด้วยชิปทางกายภาพแปดตัว (เก้าตัวหากรองรับ ECC) แต่ rank ของ DRAM ×4 (กว้าง 4 บิต) จะประกอบด้วยชิปทางกายภาพ 16 ตัว (18 ตัวหากรองรับ ECC) หลาย rank สามารถอยู่ร่วมกันได้ใน DIMM เดียว DIMM รุ่นใหม่สามารถมี 1, 2, 4 หรือ 8 rank (single-, dual-, quad- และ octa-rank) ^{[ 2 ]}

ความแตกต่างระหว่าง UDIMM แบบสอง แถวกับ UDIMM แบบแถวเดียวสองตัวในช่องหน่วยความจำเดียวกันนั้นมีเพียงเล็กน้อย นอกเหนือจากที่ DRAM อยู่บน แผง วงจรพิมพ์ (PCB ) ที่ต่างกัน การเชื่อมต่อทางไฟฟ้าKระหว่างตัวควบคุมหน่วยความจำและ DRAM นั้นเกือบจะเหมือนกัน (ยกเว้นความเป็นไปได้ที่สัญญาณเลือกชิปจะไปยังแถวใด) การเพิ่มจำนวนแถวต่อ DIMM นั้นมีจุดประสงค์หลักเพื่อเพิ่มความหนาแน่นของหน่วยความจำต่อช่อง การมีแถวมากเกินไปในช่องอาจทำให้เกิดภาระมากเกินไปและลดความเร็วของช่อง นอกจากนี้ตัวควบคุมหน่วยความจำ บางตัว ยังมีจำนวนแถวสูงสุดที่รองรับได้อีกด้วย ภาระของ DRAM บนบัสคำสั่ง/ที่อยู่ (CA) สามารถลดลงได้โดยการใช้หน่วยความจำแบบลงทะเบียน

ก่อนที่จะมีการใช้คำว่าrank (บางครั้งเรียกว่าrow ) มีการใช้โมดูลด้านเดียวและสองด้าน โดย เฉพาะอย่างยิ่งกับSIMMในขณะที่ส่วนใหญ่แล้วจำนวนด้านที่ใช้ในการบรรจุชิป RAM จะสอดคล้องกับจำนวน rank แต่บางครั้งก็ไม่เป็นเช่นนั้น ซึ่งอาจนำไปสู่ความสับสนและปัญหาทางเทคนิคได้^{[ 3 ] [ 4 ]}

หน่วยความจำ DIMM แบบบัฟเฟอร์หลายลำดับ ( MR-DIMM ) ช่วยให้ตัวควบคุมหน่วยความจำสามารถเข้าถึงทั้งสองลำดับพร้อมกันได้ และได้รับการสนับสนุนโดย AMD, Google, Microsoft, JEDEC และ Intel ^{[ 5 ]}

มีปัจจัยหลายประการที่ต้องพิจารณาเกี่ยวกับประสิทธิภาพของหน่วยความจำในการกำหนดค่าแบบหลายระดับ:

• โมดูลแบบหลายแถว (Multi-rank modules) อนุญาตให้มีหน้า DRAM (แถว) เปิดหลายหน้าในแต่ละแถว (โดยทั่วไปแปดหน้าต่อแถว) ซึ่งจะเพิ่มโอกาสในการเข้าถึงที่อยู่แถวที่เปิดอยู่แล้ว ประสิทธิภาพที่เพิ่มขึ้นนั้นขึ้นอยู่กับแอปพลิเคชันและความสามารถของตัวควบคุมหน่วยความจำในการใช้ประโยชน์จากหน้าเปิดเหล่านั้นเป็นอย่างมาก
• โมดูลแบบหลายแร้งค์มีภาระการทำงานบนบัสข้อมูลสูงกว่า (และใน DIMM ที่ไม่มีบัฟเฟอร์ ภาระการทำงานบนบัส CA ก็สูงกว่าด้วย) ดังนั้น หากเชื่อมต่อ DIMM แบบสองแร้งค์มากกว่าสองตัวในช่องสัญญาณเดียวกัน ความเร็วอาจลดลงได้
• ภายใต้ข้อจำกัดบางประการ สามารถเข้าถึงข้อมูลในแต่ละแถวได้อย่างอิสระ แม้ว่าจะไม่พร้อมกันก็ตาม เนื่องจากสายข้อมูลยังคงใช้ร่วมกันระหว่างแถวต่างๆ บนช่องสัญญาณเดียวกัน ตัวอย่างเช่น ตัวควบคุมสามารถส่งข้อมูลเขียนไปยังแถวหนึ่งในขณะที่รอข้อมูลอ่านที่เลือกไว้ก่อนหน้านี้จากอีกแถวหนึ่ง ในขณะที่ข้อมูลเขียนถูกดึงมาจากบัสข้อมูล แถวอื่นสามารถดำเนินการที่เกี่ยวข้องกับการอ่าน เช่น การเปิดใช้งานแถวหรือการถ่ายโอนข้อมูลภายในไปยังไดรเวอร์เอาต์พุต เมื่อบัส CA ปลอดจากสัญญาณรบกวนจากการอ่านครั้งก่อนแล้ว DRAM ก็สามารถส่งข้อมูลที่อ่านออกมาได้ การควบคุมการเข้าถึงแบบสลับกันเช่นนี้ทำได้โดยตัวควบคุมหน่วยความจำ
• ระบบที่มีหลายแร็งจะมีประสิทธิภาพลดลงเล็กน้อย เนื่องจากต้องมีการหยุดชั่วคราวในไปป์ไลน์ระหว่างการเข้าถึงแร็งต่างๆ สำหรับสองแร็งบน DIMM เดียวกัน อาจไม่จำเป็นต้องใช้ด้วยซ้ำ แต่โดยทั่วไปแล้วพารามิเตอร์นี้จะถูกตั้งโปรแกรมแยกต่างหากจากตำแหน่งของแร็งในระบบ (ไม่ว่าจะอยู่บน DIMM เดียวกันหรือต่างกัน) อย่างไรก็ตาม การหยุดชั่วคราวในไปป์ไลน์นี้ถือว่าน้อยมากเมื่อเทียบกับผลกระทบที่กล่าวมาข้างต้น

• เรขาคณิตหน่วยความจำ