OpenSPARCเป็น โครงการ ฮาร์ดแวร์โอเพนซอร์สเริ่มต้นในเดือนธันวาคม 2548 สำหรับซีพียูที่ใช้ สถาปัตยกรรมคำสั่ง SPARCส่วนร่วมเริ่มต้นของโครงการคือ โค้ด Verilog ระดับการถ่ายโอนรีจิสเตอร์ (RTL) ของSun Microsystemsสำหรับไมโครโปรเซสเซอร์64 บิต 32 เธรดเต็ม รูปแบบ ซึ่ง ก็คือ โปรเซสเซอร์ UltraSPARC T1เมื่อวันที่ 21 มีนาคม 2549 Sun ได้เผยแพร่ซอร์สโค้ดของIP core T1 ภายใต้ สัญญาอนุญาต GNU General Public License v2 ระบบ OpenSPARC T1 เต็มรูปแบบประกอบด้วย 8 คอร์ แต่ละคอร์สามารถประมวลผลได้พร้อมกัน 4 เธรด รวมเป็น 32 เธรด แต่ละคอร์จะประมวลผลคำสั่งตามลำดับ และตรรกะของมันจะถูกแบ่งออกเป็น 6 ขั้นตอนไปป์ไลน์

เมื่อวันที่ 11 ธันวาคม พ.ศ. 2550 ซันยังได้ เผยแพร่ RTL ของโปรเซสเซอร์ UltraSPARC T2ผ่านโครงการ OpenSPARC ^{[ 1 ]}และยังเผยแพร่ภายใต้ใบอนุญาตสาธารณะทั่วไป GNU เวอร์ชัน 2 ^{[ 2 ]} OpenSPARC T2 มี 8 คอร์ 16 ไปป์ไลน์ และ 64 เธรด

• Amber (แกนประมวลผล) – โครงการ OpenCores ที่เข้ากันได้กับ ARM
• J Core – โครงการ OpenCores ที่เข้ากันได้กับ SuperH
• ลีออน
• S1 Core (การใช้งานแบบแกนเดี่ยวที่พัฒนาต่อยอดมา)
• FeiTengคือระบบที่ได้รับการออกแบบและผลิตในประเทศจีนเพื่อใช้งานกับซูเปอร์คอมพิวเตอร์
• อาร์เรย์เกตที่ตั้งโปรแกรมได้
• RISC-V

• เว็บไซต์ OpenSPARC
• ข้อมูลจำเพาะและซอร์สโค้ดของ T1
• ข้อมูลจำเพาะและซอร์สโค้ดของ T2
• การอนุญาตให้ใช้สิทธิ์แกนเซมิคอนดักเตอร์โอเพนซอร์ส 25 วารสารกฎหมายและเทคโนโลยีแห่งมหาวิทยาลัยฮาร์วาร์ด 131 (2011) บทความวิเคราะห์กฎหมาย เทคโนโลยี และธุรกิจของแกนเซมิคอนดักเตอร์โอเพนซอร์ส

บทความเกี่ยวกับไมโครคอมพิวเตอร์หรือไมโครโปรเซสเซอร์นี้ ยัง ไม่สมบูรณ์คุณสามารถช่วยวิกิพีเดียได้โดยการเพิ่มข้อมูลที่ขาดหายไป

• วี
• ที
• อี

บทความเกี่ยวกับฮาร์ดแวร์คอมพิวเตอร์นี้ ยัง ไม่สมบูรณ์คุณสามารถช่วยวิกิพีเดียได้โดยการเพิ่มข้อมูลที่ขาดหายไป

• วี
• ที
• อี