กลุ่มทำงานอินเทอร์เฟซ NAND Flash แบบเปิด

การก่อตัว	มีนาคม พ.ศ. 2549
พิมพ์	กลุ่มการค้าอุตสาหกรรม
วัตถุประสงค์	การกำหนดมาตรฐานหน่วยความจำแฟลช
เว็บไซต์	www.onfi.org​​

กลุ่มทำงานอินเทอร์เฟซแฟลช NAND แบบเปิด ( ONFIหรือONFi ^{[ 1 ]}โดยใช้ตัวพิมพ์เล็ก "i") เป็นกลุ่มบริษัทเทคโนโลยีที่ทำงานเพื่อพัฒนามาตรฐานแบบเปิดสำหรับหน่วยความจำแฟลชNAND และอุปกรณ์ที่สื่อสารกับหน่วยความจำดังกล่าว การก่อตั้ง ONFI ได้รับการประกาศในงานIntel Developer Forumในเดือนมีนาคม พ.ศ. 2549 ^{[ 2 ]}

เป้าหมายของกลุ่มไม่ได้รวมถึงการพัฒนารูปแบบการ์ดหน่วยความจำ แฟลชสำหรับผู้บริโภคแบบใหม่ ^{[ 3 ]} แต่ ONFI พยายามที่จะสร้างมาตรฐานอินเทอร์เฟซระดับต่ำสำหรับชิปแฟลช NAND ดิบ ซึ่งเป็นรูปแบบที่ใช้กันอย่างแพร่หลายที่สุดของวงจรรวมหน่วยความจำแบบไม่ระเหย (ชิป) ในปี 2549 มีการนำหน่วยความจำแฟลชเกือบหนึ่งล้านล้านMiBมาใช้ในอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภค และคาดว่าการผลิตจะเพิ่มขึ้นเป็นสองเท่าภายในปี 2550 ^{[ 4 ]}ณ ปี 2549 ชิปหน่วยความจำแฟลช NAND จากผู้ผลิตส่วนใหญ่ใช้บรรจุภัณฑ์ที่คล้ายกัน มีการจัดเรียงขา ที่คล้ายกัน และยอมรับชุดคำสั่งระดับต่ำที่คล้ายกัน ดังนั้น เมื่อมีรุ่นของแฟลช NAND ที่มีประสิทธิภาพและราคาถูกกว่าออกมา นักออกแบบผลิตภัณฑ์สามารถนำไปใช้ได้โดยไม่ต้องเปลี่ยนแปลงการออกแบบครั้งใหญ่ อย่างไรก็ตาม การทำงานที่ "คล้ายกัน" นั้นไม่เหมาะสม^{[ 5 ]}ความแตกต่างเล็กน้อยในเรื่องเวลาและชุดคำสั่งหมายความว่าผลิตภัณฑ์จะต้องได้รับการดีบักและทดสอบอย่างละเอียดถี่ถ้วนเมื่อใช้ชิปแฟลชรุ่นใหม่ในผลิตภัณฑ์เหล่านั้น^{[ 4 ]} เมื่อตัวควบคุมแฟลชคาดว่าจะทำงานร่วมกับชิปแฟลช NAND ต่างๆ จะต้องจัดเก็บตารางของชิปเหล่านั้นไว้ในเฟิร์มแวร์เพื่อให้ทราบวิธีการจัดการกับความแตกต่างในอินเทอร์เฟซของชิปเหล่านั้น^{[ 4 ] [ 5 ]} ซึ่งจะเพิ่มความซับซ้อนและระยะเวลาในการวางจำหน่ายอุปกรณ์ที่ใช้แฟลช และหมายความว่าอุปกรณ์เหล่านั้นมีแนวโน้มที่จะไม่เข้ากันกับรุ่นแฟลช NAND ในอนาคต เว้นแต่และจนกว่าเฟิร์มแวร์จะได้รับการอัปเดต

ดังนั้น หนึ่งในแรงจูงใจหลักสำหรับการกำหนดมาตรฐานของ NAND flash คือการทำให้การเปลี่ยนไปใช้ชิป NAND จากผู้ผลิตที่แตกต่างกันทำได้ง่ายขึ้น ซึ่งจะช่วยให้การพัฒนาผลิตภัณฑ์ที่ใช้ NAND เป็นพื้นฐานทำได้เร็วขึ้นและมีราคาลดลงผ่านการแข่งขัน ที่เพิ่มขึ้น ระหว่างผู้ผลิต ภายในปี 2549 NAND flash กลายเป็นสินค้าโภคภัณฑ์ มากขึ้น ^{[ 6 ]}เช่นเดียวกับSDRAMหรือ ฮาร์ดดิสก์ ไดรฟ์ มันถูกนำไปใช้ในผลิตภัณฑ์คอมพิวเตอร์ส่วนบุคคล และอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภคมากมาย เช่น แฟลชไดรฟ์ USBเครื่องเล่นMP3และไดรฟ์โซลิดสเตทนักออกแบบผลิตภัณฑ์ต้องการให้ชิป NAND flash รุ่นใหม่สามารถเปลี่ยนทดแทนกันได้ง่ายเหมือนกับฮาร์ดดิสก์จากผู้ผลิตที่แตกต่างกัน^{[ 6 ] [ 7 ]}

ความพยายามในการกำหนดมาตรฐานของหน่วยความจำแฟลช NAND อาจเปรียบได้กับการกำหนดมาตรฐานของชิ้นส่วนอิเล็กทรอนิกส์ ในอดีต ตัวอย่างเช่นวงจรรวมดิจิทัลTTL ซีรี ส์7400เดิมผลิตโดยTexas Instrumentsแต่ได้กลายเป็นมาตรฐานโดยพฤตินัยในช่วงปลายทศวรรษ 1970 วงจรรวมเหล่านี้ผลิตเป็นชิ้นส่วนทั่วไปโดยผู้ผลิตหลายราย ทำให้ผู้ออกแบบสามารถผสมผสานชิ้นส่วน 7400 จากผู้ผลิตที่แตกต่างกันได้อย่างอิสระ และแม้กระทั่งผสมผสานชิ้นส่วนที่ใช้ตระกูลลอจิก ที่แตกต่างกันได้ เมื่อตระกูลย่อย 74HCT (ซึ่งประกอบด้วย ชิ้นส่วน CMOSที่มีระดับลอจิกที่เข้ากันได้กับ TTL) พร้อมใช้งาน

กลุ่มพันธมิตร ONFI ประกอบด้วยผู้ผลิตหน่วยความจำแฟลช NAND เช่นHynix , Intel , Micron Technology , Phison , Western Digital , SonyและSpansion [ ^{2 ]} Samsungซึ่งเป็นผู้ผลิตแฟลช NAND รายใหญ่ที่สุดของโลก ไม่ได้เข้าร่วมในปี 2549 ^{[ 8 ] ผู้จำหน่ายอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้ บริโภค} และผลิตภัณฑ์คอมพิวเตอร์ที่ใช้แฟลช NAND ก็เป็นสมาชิกด้วย

ONFI ได้จัดทำข้อกำหนดสำหรับอินเทอร์เฟซมาตรฐานสำหรับชิป NAND flash

ข้อกำหนดเวอร์ชัน 1.0 นี้เผยแพร่เมื่อวันที่ 28 ธันวาคม พ.ศ. 2549 และเปิดให้ใช้งานได้ฟรีจากเว็บไซต์ ONFI ซัมซุงยังไม่ได้เข้าร่วม^{[ 9 ]} โดยระบุไว้ว่า:

• อินเทอร์เฟซทางกายภาพมาตรฐาน ( การจัดเรียงขา ) สำหรับหน่วยความจำแฟลช NAND ในแพ็คเกจTSOP -48, WSOP-48, LGA -52 และBGA -63
• กลไกมาตรฐานสำหรับชิป NAND ในการระบุตัวตนและอธิบายความสามารถของชิป (เทียบได้กับ คุณสมบัติ การตรวจจับการมีอยู่ของหมายเลขซีเรียลใน โมดูล SDRAM )
• ชุดคำสั่งมาตรฐานสำหรับการอ่าน เขียน และลบหน่วยความจำแฟลช NAND
• ข้อกำหนดด้านเวลามาตรฐานสำหรับ NAND flash
• ประสิทธิภาพที่ดีขึ้นผ่านการใช้งาน แคชอ่านแบบมาตรฐานและการเพิ่มความสามารถในการทำงานพร้อมกันสำหรับการดำเนินการกับ NAND flash
• ปรับปรุงความถูกต้องของข้อมูลโดยอนุญาตให้ใช้ คุณสมบัติ รหัสแก้ไขข้อผิดพลาด (ECC) เสริม

มีการประกาศผลิตภัณฑ์ตรวจสอบในเดือนมิถุนายน พ.ศ. 2552 ^{[ 10 ]}

เวอร์ชัน 2.3ได้รับการเผยแพร่ในเดือนสิงหาคม พ.ศ. 2553 โดยมีโปรโตคอลที่เรียกว่า EZ-NAND ซึ่งซ่อนรายละเอียด ECC ไว้^{[ 11 ]}

เวอร์ชัน 3.0ได้รับการเผยแพร่ในเดือนมีนาคม พ.ศ. 2554 โดยกำหนดให้ใช้พินเปิดใช้งานชิปน้อยลง ทำให้การเดินสายวงจรพิมพ์ มีประสิทธิภาพมากขึ้น ^{[ 12 ]} มาตรฐานที่พัฒนาร่วมกับJEDECได้รับการเผยแพร่ในเดือนตุลาคม พ.ศ. 2555 ^{[ 13 ] [ 14 ]}

เวอร์ชัน 3.1ซึ่งเผยแพร่ในเดือนตุลาคม พ.ศ. 2555 ประกอบด้วยการแก้ไขข้อผิดพลาดในข้อกำหนด ONFI 3.0 เดิม เพิ่มคำสั่ง LUN SET/GET Features และใช้งานค่าการตั้งค่าและการคงค่าข้อมูลเพิ่มเติมสำหรับอินเทอร์เฟซ NV-DDR2

เวอร์ชัน 3.2ซึ่งเผยแพร่เมื่อวันที่ 23 กรกฎาคม 2556 ได้เพิ่มอัตราการส่งข้อมูลเป็น 533 MB/s ^{[ 15 ]}

เวอร์ชัน 4.0ซึ่งเผยแพร่เมื่อวันที่ 17 เมษายน 2557 ได้แนะนำอินเทอร์เฟซ NV-DDR3 ซึ่งเพิ่มความเร็วในการสลับสูงสุดจาก 533 MB/s เป็น 800 MB/s ทำให้ประสิทธิภาพเพิ่มขึ้นสูงสุดถึง 50% สำหรับแอปพลิเคชันประสิทธิภาพสูงที่ใช้ส่วนประกอบจัดเก็บข้อมูล NAND แบบโซลิดสเตท^{[ 16 ]}

เวอร์ชัน 4.1ซึ่งเผยแพร่เมื่อวันที่ 12 ธันวาคม 2017 ขยายความเร็ว I/O ของ NV-DDR3 เป็น 1066 MT/s และ 1200 MT/s ^{[ 17 ]}   เพื่อประสิทธิภาพการส่งสัญญาณที่ดีขึ้น ONFI 4.1 เพิ่มการแก้ไขรอบการทำงาน (DCC) การฝึกอ่านและเขียนสำหรับความเร็วที่มากกว่า 800 MT/s การสนับสนุนอุปกรณ์ที่มีความจุขาต่ำกว่าด้วยความต้านทานเอาต์พุตเริ่มต้น 37.5 โอห์ม และอุปกรณ์ที่ต้องการการออกจากและเริ่มต้นใหม่ของข้อมูลแบบระเบิดสำหรับการหยุดชั่วคราวในการป้อนและส่งออกข้อมูลเป็นเวลานาน สำหรับการใช้พลังงานต่ำลง มีการเพิ่มการสนับสนุน Vcc 2.5V ONFI 4.1 ยังรวมถึงการแก้ไขข้อผิดพลาดในข้อกำหนด ONFI 4.0 ด้วย

เวอร์ชัน 4.2ซึ่งเผยแพร่เมื่อวันที่ 12 กุมภาพันธ์ 2020 ได้ขยายความเร็ว I/O ของ NV-DDR3 เป็น 1333MT/s, 1466MT/s และ 1600MT/s มีการแนะนำแพ็คเกจ BGA-252b สี่ช่องสัญญาณ ซึ่งมีขนาดเล็กกว่าแพ็คเกจ BGA-272b สี่ช่องสัญญาณที่มีอยู่เดิม เพื่อให้สามารถใช้งาน IOPS หลายระนาบได้สูงขึ้น จึงมีการผ่อนปรนข้อจำกัดด้านแอดเดรสที่เกี่ยวข้องกับการทำงานหลายระนาบ^{[ 18 ]}

เวอร์ชัน 5.0ซึ่งเผยแพร่ในเดือนพฤษภาคม 2021 ONFI5.0 ขยายความเร็ว I/O ของ NV-DDR3 ขึ้นเป็น 2400MT/s อินเทอร์เฟซ NV-LPDDR4 ที่ใช้พลังงานต่ำกว่าได้รับการแนะนำด้วยความเร็วสูงสุดถึง 2400MT/s ด้วยอินเทอร์เฟซ NV-LPDDR4 คุณสมบัติ Data Bus Inversion (DBI) ที่เป็นตัวเลือกได้รับการกำหนดขึ้น มีการเพิ่มแพ็คเกจ BGA-178b, BGA-154b และ BGA-146b ที่มีขนาดเล็กลง ONFI5.0 ยังรวมถึงการแก้ไขข้อผิดพลาดอื่นๆ ที่เกี่ยวข้องกับข้อกำหนด ONFI4.2 ด้วย^{[ 19 ]}

ONFI ได้สร้างข้อกำหนดเพิ่มเติม Block Abstracted NAND เพื่อลดความซับซ้อนของการออกแบบตัวควบคุมโฮสต์โดยการลดความซับซ้อนของ ECC การจัดการบล็อกเสีย และงานการจัดการ NAND ระดับต่ำอื่นๆ ของโฮสต์ ข้อกำหนด ONFI Block Abstracted NAND ฉบับแก้ไข 1.1 เพิ่มอินเทอร์เฟซซิงโครนัสแหล่งที่มาความเร็วสูง ซึ่งให้แบนด์วิดท์ที่ดีขึ้นถึง 5 เท่าเมื่อเทียบกับอินเทอร์เฟซ NAND แบบอะซิงโครนัสแบบดั้งเดิม^{[ 20 ]}

ข้อกำหนดตัวเชื่อมต่อ NAND ได้รับการอนุมัติในเดือนเมษายน พ.ศ. 2551 โดยระบุถึงการเชื่อมต่อที่เป็นมาตรฐานสำหรับโมดูล NAND (คล้ายกับ DRAM DIMM) สำหรับใช้ในแอปพลิเคชันต่างๆ เช่น การแคชและไดรฟ์โซลิดสเตท (SSD) ในแพลตฟอร์มพีซี

อินเทอร์เฟซแฟลช ONFI เป็นอินเทอร์เฟซแบบขนาน ในขณะที่อินเทอร์เฟซโฮสต์ (เช่นNVM Express ) อาจเป็นอินเทอร์เฟซแบบอนุกรม

• เอ็นวีเอ็ม เอ็กซ์เพรส
• อินเทอร์เฟซหน่วยความจำแฟลชทั่วไป (CFI)

• เว็บไซต์อย่างเป็นทางการ