พีซีไอเอ็กซ์

บัส PCI ท้องถิ่น
เมนบอร์ด PCI-X ที่ติดตั้งการ์ดไว้หนึ่งตัว
ปีที่สร้าง	1998 ( 1998 )
สร้างโดย	IBM , HPและCompaq
ถูกแทนที่ด้วย	PCI Express (ให้สัตยาบันในปี 2003 ถูกแทนที่ก่อนปี 2005)
ความกว้างเป็นบิต	64
ความเร็ว	แบบครึ่งดูเพล็กซ์[ 1 ] 266–4266 MB/s
สไตล์	ขนาน
อินเทอร์เฟซ Hotplugging	ไม่จำเป็น

PCI-Xซึ่งย่อมาจากPeripheral Component Interconnect eXtendedเป็น มาตรฐาน บัสคอมพิวเตอร์และการ์ดขยาย ที่เพิ่มประสิทธิภาพ บัสPCI 32 บิตสำหรับแบนด์วิดท์ ที่สูงขึ้น ซึ่งส่วนใหญ่ต้องการโดยเซิร์ฟเวอร์และเวิร์กสเตชันโดยใช้โปรโตคอลที่แก้ไขเพื่อรองรับความเร็วสัญญาณนาฬิกา ที่สูงขึ้น (สูงสุด 133 MHz) แต่โดยทั่วไปแล้วจะคล้ายคลึงกันในการใช้งานทางไฟฟ้า PCI-X 2.0 เพิ่มความเร็วได้ถึง 533 MHz ^{[ 2 ] : 23} พร้อมกับการลดระดับสัญญาณไฟฟ้า

สล็อตนี้เป็นสล็อต PCI 3.3 V ในทางกายภาพ มีขนาด ตำแหน่ง และการกำหนดพินเหมือนเดิม ข้อกำหนดทางไฟฟ้าเข้ากันได้ แต่เข้มงวดกว่า อย่างไรก็ตาม ในขณะที่สล็อต PCI ทั่วไปส่วนใหญ่เป็นแบบ 32 บิต ยาว 85 มม. อุปกรณ์ PCI-X ส่วนใหญ่ใช้สล็อตแบบ 64 บิต ยาว 130 มม. จนถึงขั้นที่ตัวเชื่อมต่อ PCI 64 บิตและการรองรับ PCI-X ถูกมองว่ามีความหมายเหมือนกัน

PCI-X ถูกกำหนดไว้สำหรับคอนเนคเตอร์ PCI ทั้งแบบ 32 บิตและ64 บิต^{[ 3 ] : 14} และ PCI-X 2.0 ได้เพิ่ม ตัวเลือก 16 บิตสำหรับแอปพลิเคชันฝังตัว^{[ 2 ] : 22}

PCI-X ได้รับการแทนที่ในการออกแบบสมัยใหม่ด้วยPCI Express (PCIe) ที่มีชื่อคล้ายกัน ^{[ 4 ]} โดยมีตัวเชื่อมต่อทางกายภาพที่แตกต่างกันและการออกแบบทางไฟฟ้าที่แตกต่างกัน โดยมีเลน อนุกรมหนึ่งเลนขึ้นไปแทนที่จะเป็นการเชื่อมต่อ แบบขนาน ที่ช้ากว่าจำนวนหนึ่ง

ใน PCI การทำธุรกรรมที่ไม่สามารถดำเนินการให้เสร็จสิ้นได้ทันทีจะถูกเลื่อนออกไปโดยฝ่ายเป้าหมายหรือฝ่ายเริ่มต้น โดยการส่งรอบการลองใหม่ (retry-cycles) ซึ่งในช่วงเวลานั้นจะไม่มีเอเจนต์อื่นใดสามารถใช้บัส PCI ได้ เนื่องจาก PCI ขาดกลไกการตอบสนองแบบแยกส่วน (split-response mechanism) ที่อนุญาตให้ฝ่ายเป้าหมายส่งข้อมูลกลับมาในภายหลัง บัสจึงยังคงถูกใช้งานโดยฝ่ายเป้าหมายที่ส่งรอบการลองใหม่จนกว่าข้อมูลที่อ่านได้จะพร้อม ใน PCI-X หลังจากที่มาสเตอร์ส่งคำขอแล้ว มาสเตอร์จะตัดการเชื่อมต่อจากบัส PCI ทำให้เอเจนต์อื่น ๆ สามารถใช้บัสได้ การตอบสนองแบบแยกส่วนที่มีข้อมูลที่ร้องขอจะถูกสร้างขึ้นก็ต่อเมื่อฝ่ายเป้าหมายพร้อมที่จะส่งข้อมูลที่ร้องขอทั้งหมดกลับมาเท่านั้น การตอบสนองแบบแยกส่วนช่วยเพิ่มประสิทธิภาพของบัสโดยการกำจัดรอบการลองใหม่ ซึ่งในช่วงเวลานั้นจะไม่มีการถ่ายโอนข้อมูลใด ๆ ผ่านบัสได้

PCI ยังประสบปัญหาเรื่องจำนวนสายสัญญาณขัดจังหวะที่ไม่ซ้ำกันค่อนข้างจำกัด ด้วยพินขัดจังหวะเพียง 4 พิน (INT A/B/C/D) ระบบที่มีอุปกรณ์ PCI จำนวนมากจึงต้องใช้หลายฟังก์ชันร่วมกันในสายสัญญาณขัดจังหวะ ทำให้การจัดการขัดจังหวะฝั่งโฮสต์ซับซ้อนขึ้น PCI-X ได้เพิ่ม ระบบขัดจังหวะ แบบส่งสัญญาณข้อความ (Message Signaled Interruptsหรือ MSI) ซึ่งเป็นระบบขัดจังหวะที่ใช้การเขียนไปยังหน่วยความจำโฮสต์ ในโหมด MSI การขัดจังหวะของฟังก์ชันจะไม่ถูกส่งสัญญาณโดยการส่งสัญญาณผ่านสาย INTx แต่ฟังก์ชันจะทำการเขียนข้อมูลไปยังพื้นที่ที่กำหนดค่าไว้ในหน่วยความจำโฮสต์ เนื่องจากเนื้อหาและที่อยู่ถูกกำหนดค่าตามแต่ละฟังก์ชัน การขัดจังหวะในโหมด MSI จึงเป็นแบบเฉพาะ ไม่ใช่แบบใช้ร่วมกัน ระบบ PCI-X อนุญาตให้ใช้ทั้งการขัดจังหวะในโหมด MSI และการขัดจังหวะ INTx แบบดั้งเดิมพร้อมกันได้ (แต่ไม่ใช่โดยฟังก์ชันเดียวกัน)

การขาดการลงทะเบียน I/O ทำให้ PCI มีความถี่สูงสุดเพียง 66 MHz เท่านั้น ส่วน I/O ของ PCI-X นั้นลงทะเบียนกับสัญญาณนาฬิกาของ PCI โดยปกติจะใช้ PLL ในการควบคุมการหน่วงเวลาของขาบัส การปรับปรุงเวลาในการตั้งค่าทำให้สามารถเพิ่มความถี่ได้ถึง 133 MHz

อุปกรณ์บางอย่าง โดยเฉพาะอย่างยิ่งการ์ด Gigabit Ethernet, ตัวควบคุม SCSI (Fibre Channel และ Ultra320) และตัวเชื่อมต่อคลัสเตอร์ สามารถใช้แบนด์วิดท์ 133 MB/s ของบัส PCI ได้เต็มประสิทธิภาพ พอร์ตที่ใช้ความเร็วบัสเพิ่มขึ้นเป็นสองเท่าเป็น 66 MHz และความกว้างบัสเพิ่มขึ้นเป็นสองเท่าเป็น 64 บิต (โดยจำนวนพินเพิ่มขึ้นจาก 124 เป็น 184) ได้ถูกนำมาใช้งานแล้ว ไม่ว่าจะใช้ร่วมกันหรือไม่ก็ตาม ส่วนขยายเหล่านี้ได้รับการสนับสนุนอย่างหลวมๆ ในฐานะส่วนเสริมของมาตรฐาน PCI 2.x แต่ความเข้ากันได้ของอุปกรณ์ที่เกินกว่า 133 MB/s พื้นฐานยังคงเป็นเรื่องยาก

ในที่สุดนักพัฒนาได้ใช้ส่วนขยาย 64 บิตและ 66 เมกะเฮิร์ตซ์ที่รวมกันเป็นพื้นฐาน และเพื่อคาดการณ์ความต้องการในอนาคต จึงได้สร้างเวอร์ชัน 66 เมกะเฮิร์ตซ์และ 133 เมกะเฮิร์ตซ์ โดยมีแบนด์วิดท์สูงสุด 532 เมกะไบต์/วินาที และ 1064 เมกะไบต์/วินาที ตามลำดับ ผลลัพธ์ที่ได้ร่วมกันนี้ถูกส่งเป็น PCI-X ไปยังกลุ่มความสนใจพิเศษของ PCI ( กลุ่มความสนใจพิเศษของสมาคมเครื่องจักรคำนวณ ) การอนุมัติในภายหลังทำให้เป็นมาตรฐานเปิดที่นักพัฒนาคอมพิวเตอร์ทุกคนสามารถนำไปใช้ได้ กลุ่มความสนใจพิเศษของ PCI ควบคุมการสนับสนุนทางเทคนิค การฝึกอบรม และการทดสอบการปฏิบัติตามข้อกำหนดสำหรับ PCI-X บริษัท IBM, Intel, Microelectronics และMylexจะพัฒนาชิปเซ็ตที่รองรับ ส่วน3ComและAdaptecจะพัฒนาอุปกรณ์ต่อพ่วงที่เข้ากันได้ เพื่อเร่งการนำ PCI-X ไปใช้ในอุตสาหกรรม Compaq ได้นำเสนอเครื่องมือพัฒนา PCI-X บนเว็บไซต์ของตน

มาตรฐาน PCI-X ได้รับการพัฒนาร่วมกันโดยIBM , HPและCompaqและยื่นขออนุมัติในปี 1998 โดยมีจุดประสงค์เพื่อกำหนดรูปแบบการใช้งานส่วนขยาย เฉพาะ ของเซิร์ฟเวอร์บนบัส PCIเพื่อแก้ไขข้อบกพร่องหลายประการใน PCI และเพิ่มประสิทธิภาพของอุปกรณ์ที่มีแบนด์วิดท์สูง เช่น Gigabit Ethernet, Fibre Channelและ การ์ด Ultra3 SCSIรวมถึงอนุญาตให้โปรเซสเซอร์เชื่อมต่อกันเป็นกลุ่มได้

Intel ให้การต้อนรับ PCI-X อย่างมีเงื่อนไข โดยเน้นย้ำว่าบัสรุ่นต่อไปจะต้องเป็น "สถาปัตยกรรมใหม่โดยพื้นฐาน" ^{[ 5 ]}หากปราศจากการสนับสนุนจาก Intel ทำให้ PCI-X ไม่สามารถนำมาใช้ในพีซีได้ ตามที่ Rick Merritt จาก EE Times กล่าวไว้ว่า "ความขัดแย้งระหว่าง PCI SIG กับนักออกแบบการเชื่อมต่อหลักของ Intel ที่เป็นผู้นำในการพัฒนาAccelerated Graphics Portทำให้ Intel ถอนตัวออกจากความพยายามเริ่มต้นของ PCI-X" ^{[ 6 ]}อย่างไรก็ตาม อินเทอร์เฟซ PCI-X ถูกนำมาใช้โดย Apple ในช่วงสั้นๆ สำหรับPower Macintosh G5รุ่น แรกๆ

ผลิตภัณฑ์ PCI-X รุ่นแรกผลิตขึ้นในปี 1998 เช่น ตัวควบคุม SCSI แบบ Dual Ultra2 Wide รุ่น Adaptec AHA-3950U2B อย่างไรก็ตาม ในขณะนั้น ตัวเชื่อมต่อ PCI-X ถูกเรียกบนบรรจุภัณฑ์ว่า "PCI ที่พร้อมใช้งาน 64 บิต" เท่านั้น ซึ่งเป็นการบอกใบ้ถึงความเข้ากันได้ใน อนาคต การใช้ชื่อแบรนด์ PCI-X อย่างเป็นทางการเพิ่งกลายเป็นมาตรฐานในภายหลัง ซึ่งน่าจะเกิดขึ้นพร้อมกับการวางจำหน่ายเมนบอร์ดที่มี PCI-X อย่างแพร่หลาย เมื่อมีการเปิดเผยรายละเอียดเพิ่มเติมเกี่ยวกับ PCI Express ในเดือนสิงหาคม 2001 Roger Tipley ประธาน PCI SIG ได้แสดงความเชื่อว่า "PCI-X จะอยู่ในเซิร์ฟเวอร์ตลอดไป เพราะมันรองรับฟังก์ชันการทำงานในระดับหนึ่ง และอาจไม่จำเป็นที่จะต้องเปลี่ยนไปใช้ 3GIO [PCI Express] สำหรับฟังก์ชันการทำงานนั้น เราเรียนรู้สิ่งนี้จากการที่ไม่สามารถกำจัด ISA ได้ ISA ยังคงอยู่เพราะระบบเหล่านี้ไม่ใช่ชิ้นส่วนที่มีปริมาณการผลิตสูง" นอกจากนี้ Tipley ยังประกาศว่า (ในขณะนั้น) PCI SIG กำลังวางแผนที่จะรวม PCI Express และ PCI-X 2.0 เข้าเป็นงานเดียวซึ่งเรียกอย่างไม่เป็นทางการว่า PCI 3.0 ^{[ 7 ]}แต่ในที่สุดชื่อนั้นก็ถูกนำไปใช้กับการแก้ไขเล็กน้อยของ PCI แบบดั้งเดิม^{[ 8 ]}

ในปี 2546 PCI SIG ได้ให้การรับรอง PCI-X 2.0 โดยเพิ่มรุ่น 266 MHz และ 533 MHz ซึ่งให้ปริมาณงานประมาณ 2,132 MB/s และ 4,266 MB/s ตามลำดับ PCI-X 2.0 ได้ทำการปรับปรุงโปรโตคอลเพิ่มเติมซึ่งออกแบบมาเพื่อช่วยเพิ่มความน่าเชื่อถือของระบบและเพิ่มรหัสแก้ไขข้อผิดพลาดลงในบัสเพื่อหลีกเลี่ยงการส่งซ้ำ^{[ 9 ]}เพื่อจัดการกับข้อร้องเรียนที่พบบ่อยที่สุดข้อหนึ่งของฟอร์มแฟคเตอร์ PCI-X คือขั้วต่อ 184 พิน จึงมีการพัฒนาพอร์ต 16 บิตเพื่อให้สามารถใช้ PCI-X ในอุปกรณ์ที่มีข้อจำกัดด้านพื้นที่อย่างแน่นหนา เช่นเดียวกับ PCI-Express ได้มีการเพิ่มฟังก์ชัน PtP เพื่อให้อุปกรณ์บนบัสสามารถสื่อสารกันได้โดยไม่ทำให้CPUหรือตัวควบคุมบัส ทำงานหนักเกินไป

แม้ว่า PCI-X 2.0 จะมีข้อดีทางทฤษฎีหลายประการ และสามารถใช้งานร่วมกับอุปกรณ์ PCI-X และ PCI รุ่นก่อนหน้าได้ แต่ก็ยังไม่ได้ถูกนำมาใช้งานอย่างแพร่หลาย (ณ ปี 2008) สาเหตุหลักมาจากผู้ผลิตฮาร์ดแวร์เลือกที่จะใช้PCI Expressแทน

IBMเป็นหนึ่งในผู้จำหน่าย (ไม่กี่ราย) ที่ให้การสนับสนุน PCI-X 2.0 (266 MHz) ในSystem i5รุ่น 515, 520 และ 525; IBM โฆษณาว่าสล็อตเหล่านี้เหมาะสมสำหรับ อะแดปเตอร์ อีเธอร์เน็ต 10 กิกะบิตซึ่งพวกเขาก็จัดหาให้ด้วย^{[ 10 ]} HPเสนอ PCI-X 2.0 ใน เซิร์ฟเวอร์ ProLiantและIntegrity บางรุ่น และเสนออะแดปเตอร์ Fibre Channelแบบสองพอร์ต 4 Gbit/s ซึ่งทำงานที่ 266 MHz เช่นกัน^{[ 11 ]} AMDรองรับ PCI-X 2.0 (266 MHz) ผ่านชิปอุโมงค์ 8132 Hypertransport to PCI-X 2.0 ของตน ^{[ 12 ] [ 13 ]} ServerWorksเป็นผู้สนับสนุน PCI-X 2.0 อย่างแข็งขัน^{[ 14 ]} (ซึ่งเป็นผลเสียต่อ PCI Express รุ่นแรก) โดยเฉพาะอย่างยิ่งผ่านทางหัวหน้าRaju Vegesna [ ^{15 ] ซึ่งต่อมาไม่นานก็ถูกไล่ออกเนื่องจากความขัดแย้งเรื่องแผนงานกับผู้บริหาร ของ} Broadcom ^{[ 16 ]}

ในปี 2546 Dellประกาศว่าจะข้าม PCI-X 2.0 ไปใช้โซลูชัน PCI Express ที่รวดเร็วกว่า^{[ 17 ]} ตามที่ PC MagazineรายงานIntel เริ่มลดความสำคัญของ PCI-X ในแผนงานปี 2547 โดยหันมาใช้ PCI Express แทน โดยให้เหตุผลว่า PCI Express มีข้อดีมากมายในแง่ของความหน่วงของระบบและการใช้พลังงาน ซึ่งกล่าวอย่างชัดเจนว่าเพื่อหลีกเลี่ยง "หายนะ 1,000 พิน" สำหรับชิปเซ็ตTumwater ของพวกเขา ^{[ 18 ]}

PCI-X ได้ปรับปรุง มาตรฐาน PCI แบบดั้งเดิมโดยเพิ่มความเร็วสัญญาณนาฬิกาสูงสุดเป็นสองเท่า (จาก 66 MHz เป็น 133 MHz) ^{[ 9 ]}และด้วยเหตุนี้จึงเพิ่มปริมาณข้อมูลที่แลกเปลี่ยนระหว่างโปรเซสเซอร์คอมพิวเตอร์และอุปกรณ์ต่อพ่วง PCI แบบดั้งเดิมรองรับได้สูงสุด64 บิตที่ 66 MHz (แม้ว่าอะไรก็ตามที่สูงกว่า 32 บิตที่ 33 MHz จะพบได้เฉพาะในระบบระดับสูงเท่านั้น) ปริมาณข้อมูลสูงสุดตามทฤษฎีที่แลกเปลี่ยนระหว่างโปรเซสเซอร์และอุปกรณ์ต่อพ่วงด้วย PCI-X คือ 1.06 GB/s เมื่อเทียบกับ 133 MB/s ด้วย PCI มาตรฐาน PCI-X ยังปรับปรุงความทนทานต่อความผิดพลาดของ PCI ทำให้สามารถเริ่มต้นใหม่หรือปิดการใช้งานการ์ดที่ผิดพลาดได้

PCI-X สามารถใช้งานร่วมกับ PCI ได้ในแง่ที่ว่า หากการ์ดใดๆ บนบัสไม่รองรับ PCI-X บัสทั้งหมดจะเปลี่ยนกลับไปใช้ PCI โดยอัตโนมัติ

การเปลี่ยนแปลงที่สำคัญที่สุดสองประการคือ:

• ระยะเวลาที่สั้นที่สุดระหว่างการปรากฏของสัญญาณบนบัส PCI และการตอบสนองต่อสัญญาณนั้นบนบัส ได้ถูกขยายเป็น 2 รอบสัญญาณ แทนที่จะเป็น 1 รอบสัญญาณ การเปลี่ยนแปลงนี้ทำให้สามารถใช้ความเร็วสัญญาณนาฬิกาที่เร็วขึ้นได้ แต่ก็ทำให้เกิดการเปลี่ยนแปลงโปรโตคอลหลายอย่าง:
  • ความสามารถของโปรโตคอลบัส PCI แบบดั้งเดิมในการแทรกสถานะรอในรอบใดๆ โดยอาศัยสัญญาณ IRDY# และ TRDY# ได้ถูกลบออกไปแล้ว โดย PCI-X อนุญาตให้ขัดจังหวะการส่งข้อมูลแบบเป็นชุดได้เฉพาะที่ขอบเขต 128 ไบต์เท่านั้น
  • ผู้เริ่มต้นจะต้องยกเลิก FRAME# สองรอบก่อนที่ธุรกรรมจะสิ้นสุดลง
  • ผู้เริ่มต้นไม่สามารถแทรกสถานะรอได้ ส่วนเป้าหมายสามารถทำได้ แต่เฉพาะก่อนที่จะมีการถ่ายโอนข้อมูลใดๆ และสถานะรอสำหรับการเขียนนั้นจำกัดอยู่ที่จำนวนเท่าของ 2 รอบสัญญาณนาฬิกา
  • ในทำนองเดียวกัน ความยาวของชุดข้อมูลจะถูกกำหนดไว้ก่อนเริ่ม และไม่สามารถหยุดได้ในรอบเวลาใดๆ โดยใช้สัญญาณ FRAME# และ STOP#
  • การถอดรหัสแบบลบ DEVSEL# จะเกิดขึ้นสองรอบหลังจากรอบ "DEVSEL# แบบช้า" แทนที่จะเป็นรอบถัดไป
• หลังจากขั้นตอนการระบุที่อยู่ (และก่อนที่อุปกรณ์ใดๆ จะตอบกลับด้วย DEVSEL#) จะมี "ขั้นตอนคุณลักษณะ" เพิ่มเติมอีก 1 รอบการทำงาน ซึ่งจะมีการส่งข้อมูลเพิ่มเติมอีก 36 บิต (ใช้ทั้งสาย AD และ C/BE#) เกี่ยวกับการดำเนินการ โดยประกอบด้วย ข้อมูลระบุตัวตนของผู้ร้องขอ 16 บิต (บัส PCI, หมายเลขอุปกรณ์ และหมายเลขฟังก์ชัน), ความยาวของการส่งข้อมูลแบบกลุ่ม 12 บิต, แท็ก 5 บิต (สำหรับการเชื่อมโยงธุรกรรมแบบแยกส่วน) และสถานะเพิ่มเติมอีก 3 บิต

โดยพื้นฐานแล้ว การ์ดหรือสล็อต PCI-X ทั้งหมดใช้สถาปัตยกรรม 64 บิต และมีความแตกต่างกันดังนี้:

• การ์ด
  • 66 MHz (เพิ่มใน Rev. 1.0) ^{[ 9 ]}
  • 100 MHz (ทำงานในสล็อต 133 MHz โดยบังคับให้บัสลดความเร็วลงเหลือ 100 MHz) ^{[ 19 ]}
  • 133 MHz (เพิ่มใน Rev. 1.0) ^{[ 9 ]}
  • 266 เมกะเฮิร์ตซ์ (เพิ่มใน Rev. 2.0) ^{[ 9 ]}
  • 533 MHz (เพิ่มใน Rev. 2.0) ^{[ 9 ]}
• สล็อต
  • 66 เมกะเฮิร์ตซ์ (ความเร็วเท่ากับ 66 เมกะเฮิร์ตซ์ 64 บิต PCI ซึ่งพบได้ในเซิร์ฟเวอร์รุ่นเก่า)
  • 133 เมกะเฮิร์ตซ์ (ความถี่ที่พบมากที่สุด)
  • 266 เมกะเฮิร์ตซ์ (หายากในสถาปัตยกรรม x86, เป็นบัสหลักในสถาปัตยกรรม IBM pSeriesในยุคนั้น)
  • 533 เมกะเฮิร์ตซ์ (หายาก)

การ์ด PCI 32 บิตส่วนใหญ่จะทำงานได้อย่างถูกต้องในสล็อต PCI-X 64 บิต แต่ความเร็วของบัสจะถูกจำกัดไว้ที่ความถี่สัญญาณนาฬิกาของการ์ดที่ช้าที่สุด ซึ่งเป็นข้อจำกัดโดยธรรมชาติของโครงสร้างบัสแบบใช้ร่วมกันของ PCI ตัวอย่างเช่น เมื่อติดตั้งการ์ด PCI 2.3 66 MHz ลงในบัส PCI-X ที่รองรับความเร็ว 133 MHz บัสแบ็คเพลนทั้งหมดจะถูกจำกัดความเร็วไว้ที่ 66 MHz เพื่อหลีกเลี่ยงข้อจำกัดนี้ เมนบอร์ดหลายรุ่นจึงมีบัส PCI/PCI-X หลายตัว โดยบัสหนึ่งมีไว้สำหรับใช้กับอุปกรณ์ต่อพ่วง PCI-X ความเร็วสูง และอีกบัสหนึ่งมีไว้สำหรับอุปกรณ์ต่อพ่วงทั่วไป

การ์ด PCI-X 64 บิตจำนวนมากได้รับการออกแบบให้ทำงานในโหมด 32 บิตหากเสียบเข้ากับขั้วต่อ 32 บิตที่สั้นกว่า โดยอาจสูญเสียความเร็วไปบ้าง^{[ 20 ] [ 21 ]}ตัวอย่างเช่น การ์ดอินเทอร์เฟซSCSI 64 บิต Adaptec 29160 ^{[ 22 ]}อย่างไรก็ตาม การ์ด PCI-X 64 บิตบางรุ่นไม่สามารถทำงานในสล็อต PCI 32 บิตมาตรฐานได้^{[ 23 ]}แม้ว่าจะทำงานได้ การติดตั้งการ์ด PCI-X 64 บิตในสล็อต 32 บิตจะทำให้ส่วน 64 บิตของขั้วต่อขอบการ์ดไม่เชื่อมต่อและยื่นออกมา ซึ่งจำเป็นต้องไม่มีส่วนประกอบของเมนบอร์ดที่วางตำแหน่งไว้เพื่อกีดขวางส่วนที่ยื่นออกมาของขั้วต่อขอบการ์ด

PCI-X ไม่ควรสับสนกับPCI Express ที่ชื่อคล้ายกันแต่ใช้งานร่วมกันไม่ได้ ซึ่งมักย่อว่า PCI-E หรือ PCIe แม้ว่าทั้งสองจะเป็นบัสความเร็วสูงสำหรับอุปกรณ์ต่อพ่วงภายในคอมพิวเตอร์ แต่ก็มีความแตกต่างกันในด้านรูปลักษณ์และเทคโนโลยี PCI-X เป็นอินเทอร์เฟซแบบขนาน 64 บิต ซึ่งใช้งานร่วมกับ PCI 32 บิตได้ ส่วน PCIe เป็นการเชื่อมต่อแบบอนุกรมแบบจุดต่อจุดที่มีอินเทอร์เฟซทางกายภาพที่แตกต่างกัน ซึ่งได้รับการออกแบบมาเพื่อแทนที่ทั้ง PCI และ PCI-X รวมถึงอินเทอร์เฟซร่วมสมัยอื่นๆ เช่นAGP ( Accelerated Graphics Port) และCNR

บัส PCI-X และบัส PCI มาตรฐานอาจทำงานบนบริดจ์ PCIe คล้ายกับวิธีที่ บัส ISAทำงานบนบัส PCI มาตรฐานในคอมพิวเตอร์บางเครื่อง PCIe ยังมีแบนด์วิดท์สูงสุดเทียบเท่ากับ PCI-X และแม้แต่ PCI-X 2.0 PCIe 1.0 x1 ให้แบนด์วิดท์ 250 MB/s ในแต่ละทิศทาง (เลน) และปัจจุบันรองรับได้สูงสุด 16 เลน (x16) ในแต่ละทิศทาง ในโหมดฟูลดูเพล็กซ์ทำให้ PCIe 1.0 มีแบนด์วิดท์สูงสุด 4 GB/s ในแต่ละทิศทาง ส่วน PCI-X 2.0 (ในรุ่น 64 บิต 533 MHz สูงสุด) ให้แบนด์วิดท์สูงสุด 4,266 MB/s (≈4.3 GB/s) แม้ว่าจะทำงานได้เฉพาะในโหมดฮาล์ฟดูเพล็กซ์เท่านั้น

PCI-X มีข้อเสียทางด้านเทคโนโลยีและเศรษฐกิจเมื่อเทียบกับ PCI Express อินเทอร์เฟซแบบขนาน 64 บิตนั้นต้องการการวางเส้นทางสัญญาณที่ซับซ้อน เนื่องจากเช่นเดียวกับอินเทอร์เฟซแบบขนานทั้งหมด สัญญาณจากบัสต้องมาถึงพร้อมกันหรือภายในช่วงเวลาสั้นๆ และสัญญาณรบกวนจากสล็อตข้างเคียงอาจทำให้เกิดการแทรกแซงได้ อินเทอร์เฟซแบบอนุกรมของ PCIe มีปัญหาดังกล่าวค่อนข้างน้อยกว่า จึงไม่ต้องการการออกแบบที่ซับซ้อนและมีราคาแพงเช่นนั้น บัส PCI-X เช่นเดียวกับ PCI มาตรฐาน เป็นแบบสองทิศทางครึ่งดูเพล็กซ์ในขณะที่บัส PCIe เป็นแบบสองทิศทางเต็มดูเพล็กซ์ บัส PCI-X ทำงานด้วยความเร็วเท่ากับอุปกรณ์ที่ช้าที่สุดเท่านั้น ในขณะที่อุปกรณ์ PCIe สามารถเจรจาความเร็วของบัสได้อย่างอิสระ นอกจากนี้ สล็อต PCI-X ยังยาวกว่า PCIe 1x ถึง PCIe 16x ซึ่งทำให้ไม่สามารถสร้างการ์ดขนาดสั้นสำหรับ PCI-X ได้ สล็อต PCI-X ใช้พื้นที่บนเมนบอร์ดค่อนข้างมาก ซึ่งอาจเป็นปัญหาสำหรับฟอร์มแฟคเตอร์ATXและขนาดเล็กกว่า

• พื้นที่การกำหนดค่า PCI
• รายการอัตราการส่งข้อมูลของอินเทอร์เฟซ

• PCI Bus Demystified ; ฉบับที่ 2; โดย Doug Abbott; 250 หน้า; ปี 2004; ISBN 978-0-7506-7739-4.
• สถาปัตยกรรมระบบ PCI-X ; ฉบับพิมพ์ครั้งที่ 1; ทอม แชนลีย์; 752 หน้า; ปี 2000; ISBN 978-0-201-72682-4.
• สถาปัตยกรรมและการออกแบบฮาร์ดแวร์และซอฟต์แวร์ PCI และ PCI-Xฉบับที่ 5; บรรณาธิการ Solari; 1140 หน้า; 2001; ISBN 978-0-929392-63-9.
• เรย์ ไวส์ (6/9/2000) " PCI-X ถูกเปิดโปง " EE Times

• วิธีสังเกตว่าสล็อต PCI นั้นเป็นสล็อต 3.3 โวลต์ได้อย่างไร?