ระบบ ล็อคสเต็ปเป็นระบบคอมพิวเตอร์ที่ทนต่อความผิดพลาดซึ่งดำเนินการชุดการทำงานเดียวกันในเวลาเดียวกันแบบขนาน[ 1 ^{]ความซ้ำซ้อน} ( การทำซ้ำ) ช่วยให้สามารถตรวจจับและแก้ไขข้อผิดพลาดได้: ผลลัพธ์จากการดำเนินการล็อคสเต็ปสามารถนำมาเปรียบเทียบเพื่อพิจารณาว่ามีข้อผิดพลาดเกิดขึ้นหรือไม่ หากมีระบบอย่างน้อยสองระบบ ( ความซ้ำซ้อนแบบโมดูลาร์คู่ DMR) และสามารถแก้ไขข้อผิดพลาดได้โดยอัตโนมัติหากมีระบบอย่างน้อยสามระบบ ( ความซ้ำซ้อนแบบโมดูลาร์สามเท่า TMR) ผ่านการลงคะแนนเสียงส่วนใหญ่ คำว่า " ล็อคสเต็ป " มีที่มาจากการใช้งานในกองทัพ ซึ่งหมายถึงการเดินที่ประสานกัน โดยที่ผู้เดินจะเดินชิดกันมากที่สุดเท่าที่จะเป็นไปได้

เพื่อให้ระบบทำงานประสานกันอย่างลงตัว แต่ละระบบจะถูกตั้งค่าให้ดำเนินการจากสถานะที่กำหนดไว้อย่างชัดเจนหนึ่งไปยังสถานะที่กำหนดไว้อย่างชัดเจนถัดไป เมื่อชุดข้อมูลนำเข้าใหม่มาถึงระบบ ระบบจะประมวลผล สร้างข้อมูลส่งออกใหม่ และอัปเดตสถานะ ชุดการเปลี่ยนแปลงเหล่านี้ (ข้อมูลนำเข้าใหม่ ข้อมูลส่งออกใหม่ สถานะใหม่) ถือเป็นตัวกำหนดขั้นตอนนั้น และต้องได้รับการปฏิบัติเสมือนเป็นธุรกรรมอะตอมิก กล่าวคือ จะเกิดขึ้นทั้งหมด หรือไม่เกิดขึ้นเลย แต่จะไม่มีอะไรอยู่ระหว่างนั้น บางครั้งอาจมีการตั้งค่าการเลื่อนเวลา (ความล่าช้า) ระหว่างระบบ ซึ่งจะเพิ่มโอกาสในการตรวจจับข้อผิดพลาดที่เกิดจากอิทธิพลภายนอก (เช่นแรงดันไฟฟ้ากระชากรังสีไอออนหรือการวิศวกรรมย้อนกลับในสถานที่ )

ผู้จำหน่ายบางราย รวมถึง Intel ใช้คำว่าหน่วยความจำแบบล็อกสเต็ป (lockstep memory)เพื่ออธิบาย โครงสร้างหน่วยความจำ แบบหลายช่อง สัญญาณ โดยที่แคชไลน์จะกระจายอยู่ระหว่างสองช่องสัญญาณหน่วยความจำ ดังนั้นครึ่งหนึ่งของแคชไลน์จะถูกเก็บไว้ในDIMMบนช่องสัญญาณแรก ในขณะที่อีกครึ่งหนึ่งจะไปอยู่ใน DIMM บนช่องสัญญาณที่สอง การรวม ความสามารถใน การแก้ไขข้อผิดพลาดเดี่ยวและการตรวจจับข้อผิดพลาดคู่ (SECDED) ของ DIMM ที่เปิดใช้งาน ECC สองตัว ในโครงสร้างแบบล็อกสเต็ป ทำให้ ลักษณะ การแก้ไขข้อมูลอุปกรณ์เดี่ยว (SDDC) สามารถขยายไปสู่การแก้ไขข้อมูลอุปกรณ์คู่ (DDDC) ซึ่งให้การป้องกันความล้มเหลวของชิปหน่วยความจำใดๆ^{[ 2 ] [ 3 ] [ 4 ] [ 5 ]}

ข้อเสียของโครงสร้างหน่วยความจำแบบล็อกสเต็ปของ Intel คือการลดปริมาณ RAM ที่ใช้งานได้จริง (ในกรณีของโครงสร้างหน่วยความจำแบบสามช่องสัญญาณ ปริมาณหน่วยความจำสูงสุดจะลดลงเหลือหนึ่งในสามของปริมาณสูงสุดที่มีอยู่จริง) และประสิทธิภาพของระบบย่อยหน่วยความจำลดลง^{[ 2 ] [ 4 ]}

ในกรณีที่ระบบคอมพิวเตอร์ถูกทำซ้ำ แต่ทั้งสองระบบประมวลผลแต่ละขั้นตอนอย่างแข็งขัน การตัดสินว่าระบบใดทำงานถูกต้องหากผลลัพธ์ของทั้งสองระบบแตกต่างกันในตอนท้ายของแต่ละขั้นตอนจึงเป็นเรื่องยาก ด้วยเหตุนี้ จึงเป็นเรื่องปกติที่จะใช้ระบบ DMR ในรูปแบบ "มาสเตอร์/สเลฟ" โดยให้สเลฟเป็น "ตัวสำรองพร้อมใช้งาน" สำหรับมาสเตอร์ แทนที่จะทำงานพร้อมกัน เนื่องจากไม่มีข้อได้เปรียบใด ๆ ในการให้หน่วยสเลฟประมวลผลแต่ละขั้นตอนอย่างแข็งขัน วิธีการทำงานทั่วไปคือให้มาสเตอร์คัดลอกสถานะของตนเองเมื่อสิ้นสุดการประมวลผลแต่ละขั้นตอนไปยังสเลฟ หากมาสเตอร์ล้มเหลวในบางจุด สเลฟก็พร้อมที่จะดำเนินการต่อจากขั้นตอนก่อนหน้าที่ทราบว่าทำงานได้ดี

แม้ว่าวิธีการแบบ lockstep หรือ DMR (เมื่อรวมกับวิธีการตรวจจับข้อผิดพลาดในมาสเตอร์) จะสามารถให้ความซ้ำซ้อนเพื่อป้องกันความล้มเหลวของฮาร์ดแวร์ในมาสเตอร์ได้ แต่ก็ไม่สามารถป้องกันข้อผิดพลาดของซอฟต์แวร์ได้ หากมาสเตอร์ล้มเหลวเนื่องจากข้อผิดพลาดของซอฟต์แวร์ มีความเป็นไปได้สูงที่สเลฟ – ในการพยายามทำซ้ำการดำเนินการของขั้นตอนที่ล้มเหลว – จะทำผิดพลาดซ้ำเดิมและล้มเหลวในลักษณะเดียวกัน ซึ่งเป็นตัวอย่างของความล้มเหลวแบบโหมดร่วม (common mode failure )

เมื่อระบบคอมพิวเตอร์ถูกทำซ้ำเป็นสามชุด ก็สามารถมองระบบเหล่านั้นเป็นเหมือนระบบ "ลงคะแนนเสียง" ได้ หากผลลัพธ์จากหน่วยหนึ่งไม่ตรงกับอีกสองหน่วย ระบบจะตรวจพบว่าหน่วยนั้นล้มเหลว ส่วนผลลัพธ์ที่ตรงกันจากอีกสองหน่วยจะถือว่าถูกต้อง

แม้ว่าแนวคิดนี้จะมีต้นกำเนิดมาจากการประมวลผลที่ทนต่อข้อผิดพลาด แต่ ต่อมา NVIDIAได้นำคำศัพท์นี้มาใช้เพื่ออธิบายการทำงานของ warp ในการประมวลผล GPU โดยกำหนดให้เป็นการทำงานพร้อมกันของเธรดทั้งหมดภายใน warp ในบริบทของแบบจำลองการเขียนโปรแกรม CUDA ของ NVIDIA และ สถาปัตยกรรม SIMT ( Single instruction, multiple threads ) การทำงานแบบ lockstep ช่วยให้มั่นใจได้ว่าเธรดทั้งหมดใน warp จะดำเนินการคำสั่งเคอร์เนลเดียวกันในเวลาเดียวกัน^{[ 6 ]}

• ผู้ตรวจสอบหลัก
• นอนสต็อป (คอมพิวเตอร์เซิร์ฟเวอร์)
• สแตรตัส วีโอเอส
• วีเอ็กซ์เอฟที

• การเปิดใช้งานคุณสมบัติความน่าเชื่อถือ ความพร้อมใช้งาน และความสามารถในการซ่อมบำรุงของหน่วยความจำบนเซิร์ฟเวอร์ Dell PowerEdgeปี 2005
• Chipkill สถาปัตยกรรมหน่วยความจำที่ถูกต้องสิงหาคม 2000 โดย David Locklear