เทสลา โดโจ
Tesla Dojoเป็นชุดซูเปอร์คอมพิวเตอร์ที่ออกแบบและสร้างขึ้นโดยTeslaสำหรับการประมวลผลและการจดจำวิดีโอด้วยคอมพิวเตอร์วิชั่น[ 1 ] มันถูกใช้เพื่อฝึกฝน โมเดล การเรียนรู้ของเครื่อง ของ Tesla เพื่อปรับปรุงระบบช่วยเหลือผู้ขับขี่ขั้นสูงFull Self-Driving (FSD) โดยเริ่มใช้งานจริงในเดือนกรกฎาคม 2023 [ 2 ]
เป้าหมายของ Dojo คือการประมวลผลข้อมูลวิดีโอหลายล้านเทราไบต์ที่บันทึกจากสถานการณ์การขับขี่จริงจากรถยนต์ Tesla กว่า 4 ล้านคันได้ อย่างมีประสิทธิภาพ [ 3 ]เป้าหมายนี้นำไปสู่สถาปัตยกรรมที่แตกต่างอย่างมากจากการออกแบบซูเปอร์คอมพิวเตอร์แบบดั้งเดิม[ 4 ] [ 5 ]
ในเดือนสิงหาคม พ.ศ. 2568 สำนักข่าวบลูมเบิร์กรายงานว่าโครงการโดโจถูกยุบไปแล้ว แม้ว่าจะเริ่มต้นใหม่ในเดือนมกราคม พ.ศ. 2569 ก็ตาม[ 6 ]
ประวัติศาสตร์
เทสลาใช้ คลัสเตอร์ คอมพิวเตอร์แบบขนาน ขนาดใหญ่หลาย คลัสเตอร์ในการพัฒนา ระบบช่วยเหลือผู้ขับขี่ขั้นสูง Autopilotคลัสเตอร์หลักที่ไม่มีชื่อซึ่งใช้หน่วยประมวลผลกราฟิก (GPU) Nvidia A100 จำนวน 5,760 หน่วย ได้รับการยกย่องโดยAndrej Karpathyในปี 2021 ในการประชุมนานาชาติร่วมครั้งที่ 4 ด้านคอมพิวเตอร์วิชั่นและการรู้จำรูปแบบ (CCVPR 2021) ว่าเป็น "ซูเปอร์คอมพิวเตอร์อันดับ 5 ของโลกโดยประมาณ" [ 7 ]ที่มีประสิทธิภาพประมาณ 81.6 เพตาฟลอปโดยอิงจากการปรับสเกลประสิทธิภาพของซูเปอร์คอมพิวเตอร์ Nvidia Seleneซึ่งใช้ส่วนประกอบที่คล้ายกัน[ 8 ]อย่างไรก็ตาม ประสิทธิภาพของคลัสเตอร์ GPU หลักของเทสลาถูกโต้แย้ง เนื่องจากไม่ชัดเจนว่าวัดโดยใช้ตัวเลขจุดลอยตัวแบบความแม่นยำเดี่ยวหรือความแม่นยำคู่ ( FP32หรือFP64 ) [ 9 ]เทสลายังใช้คลัสเตอร์ GPU ที่สองจำนวน 4,032 หน่วยสำหรับการฝึกอบรม และคลัสเตอร์ GPU ที่สามจำนวน 1,752 หน่วยสำหรับการติดป้ายกำกับวัตถุโดยอัตโนมัติ[ 10 ] [ 11 ]
คลัสเตอร์ GPU หลักของ Tesla ที่ไม่มีชื่อถูกใช้สำหรับการประมวลผลคลิปวิดีโอหนึ่งล้านคลิป แต่ละคลิปยาวสิบวินาที ซึ่งถ่ายจากกล้อง Tesla Autopilot ที่ทำงานในรถยนต์ Tesla ในโลกแห่งความเป็นจริง โดยทำงานที่ 36 เฟรมต่อวินาทีคลิปวิดีโอเหล่านี้มีป้ายกำกับวัตถุหกพันล้านรายการ พร้อมข้อมูลความลึกและความเร็ว ขนาดรวมของชุดข้อมูลคือ 1.5 เพตาไบต์ชุดข้อมูลนี้ถูกใช้สำหรับการฝึกเครือข่ายประสาทเทียมที่มุ่งช่วยให้คอมพิวเตอร์ Autopilot ในรถยนต์ Tesla เข้าใจถนน[ 7 ]ภายในเดือนสิงหาคม 2022 Tesla ได้อัปเกรดคลัสเตอร์ GPU หลักเป็น 7,360 GPU [ 12 ]
Dojo ถูกกล่าวถึงครั้งแรกโดยElon Muskในเดือนเมษายน 2019 ระหว่างงาน "Autonomy Investor Day" ของ Tesla [ 13 ]ในเดือนสิงหาคม 2020 [ 7 ] [ 14 ] Musk ระบุว่า "อีกประมาณหนึ่งปี" เนื่องจากปัญหาด้านพลังงานและความร้อน[ 15 ]
เป้าหมายหลักของ [Dojo] คือความสามารถในการขยายขนาดเราได้ลดความสำคัญของกลไกหลายอย่างที่พบในCPU ทั่วไป เช่นความสอดคล้องของข้อมูล หน่วย ความจำเสมือนและไดเร็กทอรีการค้นหาทั่วโลก เนื่องจากกลไกเหล่านี้ไม่สามารถขยายขนาดได้ดีนัก... แทนที่จะเป็นเช่นนั้น เราได้ใช้หน่วยความจำ SRAM [ static random-access memory ] ที่มีความเร็วสูงและกระจายตัวอย่างกว้างขวางทั่วทั้งโครงข่ายและสิ่งนี้ได้รับการสนับสนุนโดยความเร็วในการเชื่อมต่อที่สูงกว่าระบบกระจาย ทั่วไปหลาย เท่า
Dojo ได้รับการประกาศอย่างเป็นทางการในงานวันปัญญาประดิษฐ์ (AI) ของ Tesla เมื่อวันที่ 19 สิงหาคม 2021 [ 16 ] Tesla เปิดเผยรายละเอียดของชิป D1 และแผนการสำหรับ "โครงการ Dojo" ซึ่งเป็นศูนย์ข้อมูลที่จะเป็นที่ตั้งของชิป D1 จำนวน 3,000 ตัว[ 17 ] "แผ่นฝึกอบรม" แผ่นแรกเสร็จสมบูรณ์และส่งมอบในสัปดาห์ก่อนหน้า[ 10 ]ในเดือนตุลาคม 2021 Tesla ได้เผยแพร่เอกสารไวท์เปเปอร์ "เทคโนโลยี Dojo" ซึ่งอธิบายรูปแบบจุดลอยตัว Configurable Float8 (CFloat8) และ Configurable Float16 (CFloat16) และการดำเนินการทางคณิตศาสตร์เป็นส่วนขยายของ มาตรฐาน 754 ของสถาบัน วิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ (IEEE) [ 18 ]
ในงาน AI Day ครั้งถัดไปในเดือนกันยายน 2022 เทสลาได้ประกาศว่าได้สร้างถาดระบบหลายชิ้นและตู้หนึ่งตู้ ในระหว่างการทดสอบ บริษัทระบุว่า Project Dojo ใช้พลังงาน 2.3 เมกะวัตต์ (MW) ก่อนที่จะทำให้สถานีไฟฟ้าย่อยในซานโฮเซ รัฐแคลิฟอร์เนียเกิดไฟฟ้าดับ[ 19 ]ในขณะนั้น เทสลากำลังประกอบแผ่นฝึกอบรมวันละหนึ่งแผ่น[ 11 ]
ในเดือนสิงหาคม พ.ศ. 2566 Tesla ได้เปิดใช้งาน Dojo สำหรับการใช้งานจริง รวมถึงคลัสเตอร์ฝึกอบรมใหม่ที่กำหนดค่าด้วยGPU Nvidia H100 จำนวน 10,000 ตัว [ 20 ]
ในเดือนมกราคม 2024 มัสก์ได้อธิบาย Dojo ว่าเป็น "การลงทุนที่คุ้มค่า เพราะผลตอบแทนอาจสูงมาก แต่ไม่ใช่สิ่งที่มีโอกาสเกิดขึ้นสูง" [ 21 ]
ในเดือนมิถุนายน พ.ศ. 2567 มัสก์ได้อธิบายว่างานก่อสร้างที่กำลังดำเนินอยู่ที่Gigafactory Texasนั้นเป็นการสร้างคลัสเตอร์คอมพิวเตอร์ โดยอ้างว่ามีแผนที่จะประกอบด้วยฮาร์ดแวร์ "Tesla AI" และ Nvidia/อื่นๆ ในสัดส่วนที่เท่ากัน โดยมีกำลังการออกแบบความร้อน รวม ที่ 130 เมกะวัตต์ในตอนแรก และในที่สุดจะเกิน 500 เมกะวัตต์[ 22 ]
ในเดือนสิงหาคม พ.ศ. 2568 สำนักข่าวบลูมเบิร์กรายงานว่าโครงการโดโจถูกยุบ[ 23 ]แม้ว่าจะเริ่มต้นใหม่ในเดือนมกราคม พ.ศ. 2569 ด้วยชิปรุ่นใหม่[ 24 ]
สถาปัตยกรรมทางเทคนิค
หน่วยพื้นฐานของซูเปอร์คอมพิวเตอร์ Dojo คือชิป D1 [ 25 ]ซึ่งออกแบบโดยทีมงานที่ Tesla นำโดยGanesh Venkataramanan อดีต นักออกแบบCPU ของ AMD รวมถึง Emil Talpes, Debjit Das Sarma, Douglas Williams, Bill Chang และ Rajiv Kurian [ 5 ]
ชิป D1 ผลิตโดยบริษัท Taiwan Semiconductor Manufacturing Company (TSMC) โดยใช้ โหนดเซมิคอนดักเตอร์ ขนาด 7 นาโนเมตร (nm) มีทรานซิสเตอร์ 50 พันล้านตัว และ มี ขนาดไดขนาด ใหญ่ 645 ตารางมิลลิเมตร ( 1.0 ตารางนิ้ว ) [ 26 ] [ 27 ]
ในการอัปเดตในวันปัญญาประดิษฐ์ (AI) ในปี 2022 เทสลาได้ประกาศว่า Dojo จะขยายขนาดโดยการใช้งาน ExaPOD หลายตัว ซึ่งจะมี: [ 28 ]
- 10 ตู้ต่อExaPOD ( 1,062,000คอร์, 3,000ชิป D1)
- ถาดระบบ 2 ถาดต่อตู้ ( 106,200คอร์, ชิป D1 จำนวน 300 ตัว )
- 6 ช่องสำหรับฝึกฝนการใช้งานต่อถาดระบบ ( 53,100คอร์ พร้อมฮาร์ดแวร์อินเทอร์เฟซโฮสต์)
- ชิป D1 จำนวน 25 ชิ้นต่อช่องฝึกฝน ( 8,850คอร์)
- ชิปD1แต่ละชิ้นมีแกนประมวลผล 354 แกน

ตามที่ Venkataramanan ผู้อำนวยการอาวุโสฝ่ายฮาร์ดแวร์ Autopilot ของ Tesla กล่าว Dojo จะมีกำลังการประมวลผลมากกว่า 1 exaflop (1 ล้าน teraflops) [ 29 ]สำหรับการเปรียบเทียบ ตามข้อมูลของ Nvidia ในเดือนสิงหาคม 2021 ศูนย์ฝึกอบรม AI ของ Tesla (ก่อน Dojo) ใช้โหนด 720 โหนด แต่ละโหนดมี GPU Nvidia A100 Tensor Core จำนวน 8 ตัว รวมเป็น GPU ทั้งหมด 5,760 ตัว ให้ ประสิทธิภาพสูงถึง 1.8 exaflops [ 30 ]
ชิป D1
แต่ละโหนด (แกนประมวลผล) ของชิปประมวลผล D1 เป็นซีพียูอเนกประสงค์64 บิตที่มี แกนประมวลผลแบบ ซูเปอร์สเกลาร์ รองรับการประมวลผลแบบขนานระดับคำสั่งภายใน และรวมถึงการประมวลผลแบบมัลติเธรดพร้อมกัน (SMT) แต่ไม่รองรับหน่วยความจำเสมือนและใช้กลไกการป้องกันหน่วยความจำแบบจำกัด ซอฟต์แวร์/แอปพลิเคชัน Dojo ทำหน้าที่จัดการทรัพยากรของชิป

ชุดคำสั่ง D1 รองรับทั้งคำสั่งสเกลาร์ 64 บิตและคำสั่งเวกเตอร์แบบคำสั่งเดียว ข้อมูลหลายชุด (SIMD) 64 ไบต์ [ 31 ]หน่วยจำนวนเต็มผสมผสานคอมพิวเตอร์ชุดคำสั่งลดรูป ( RISC-V ) และคำสั่งแบบกำหนดเอง โดยรองรับจำนวนเต็ม 8, 16, 32 หรือ 64 บิต หน่วยคณิตศาสตร์เวกเตอร์แบบกำหนดเองได้รับการปรับให้เหมาะสมสำหรับเคอร์เนลการเรียนรู้ของเครื่องและรองรับรูปแบบข้อมูลหลายรูปแบบ โดยมีความแม่นยำและช่วงตัวเลขที่หลากหลาย ซึ่งหลายรูปแบบสามารถประกอบเข้าด้วย กันได้โดยคอมไพเลอร์ [ 5 ]สามารถใช้รูปแบบเวกเตอร์ได้พร้อมกันสูงสุด 16 รูปแบบ[ 5 ]
โหนด
แต่ละโหนด D1 ใช้หน้าต่างดึงข้อมูลขนาด 32 ไบต์ที่เก็บคำสั่งได้สูงสุดแปดคำสั่ง คำสั่งเหล่านี้จะถูกป้อนไปยังตัวถอดรหัสแบบแปดช่องซึ่งรองรับสองเธรดต่อรอบ ตามด้วยตัวกำหนดตารางเวลาสเกลาร์ SMT แบบสี่ช่องสี่ทิศทางซึ่งมีหน่วยจำนวนเต็มสองหน่วย หน่วยที่อยู่สองหน่วย และไฟล์รีจิสเตอร์หนึ่งไฟล์ต่อเธรด คำสั่งเวกเตอร์จะถูกส่งต่อไปตามไปป์ไลน์ไปยังตัวกำหนดตารางเวลาเวกเตอร์เฉพาะที่มี SMT แบบสองทิศทาง ซึ่งจะป้อนไปยังหน่วย SIMD ขนาด 64 ไบต์หรือหน่วยคูณเมทริกซ์ 8×8×4 สี่หน่วย[ 31 ]
เรา เตอร์ เครือข่ายบนชิป (NOC) เชื่อมต่อคอร์เข้ากับเครือข่ายแบบตาข่ายสองมิติ สามารถส่งแพ็กเก็ตเข้าและแพ็กเก็ตออกได้หนึ่งแพ็กเก็ตในทุกทิศทางทั้งสี่ทิศทางไปยัง/จากโหนดเพื่อนบ้านแต่ละโหนด พร้อมกับการอ่าน 64 ไบต์หนึ่งครั้งและการเขียน 64 ไบต์หนึ่งครั้งไปยัง SRAM ในพื้นที่ต่อรอบสัญญาณนาฬิกา[ 31 ]
การทำงาน พื้นฐานของฮาร์ดแวร์จะถ่ายโอนข้อมูลเซมาฟอร์และข้อจำกัดของบาเรียร์ระหว่างหน่วยความจำและซีพียู หน่วยความ จำแบบซิงโครนัสไดนามิกแรมแอดเดรสเรท 4 สองเท่า (DDR4) ทั่วทั้ง ระบบทำงานเหมือนกับหน่วยเก็บข้อมูลขนาดใหญ่
หน่วยความจำ
แต่ละคอร์มี หน่วยความจำหลัก SRAM ขนาด1.25 เมกะไบต์ (MB) ความเร็วในการโหลดและจัดเก็บข้อมูลสูงถึง 400 กิกะไบต์ (GB) ต่อวินาที และ 270 GB/วินาที ตามลำดับ ชิปมีคำสั่งการถ่ายโอนข้อมูลระหว่างคอร์โดยตรง แต่ละ SRAM มีตัวแยกวิเคราะห์รายการที่ไม่ซ้ำกันซึ่งป้อนตัวถอดรหัสสองตัวและเอ็นจิ้นการรวบรวมซึ่งป้อนไฟล์รีจิสเตอร์เวกเตอร์ ซึ่งทั้งหมดนี้สามารถถ่ายโอนข้อมูลระหว่างโหนดได้โดยตรง[ 5 ]
ตาย
โหนด (คอร์) จำนวน 12 โหนดถูกจัดกลุ่มเป็นบล็อกท้องถิ่น โหนดถูกจัดเรียงเป็นอาร์เรย์ 18×20 บนไดเดียว ซึ่งมีคอร์ 354 คอร์ที่พร้อมใช้งานสำหรับแอปพลิเคชัน[ 5 ]ไดทำงานที่ 2 กิกะเฮิร์ตซ์ (GHz) และมีSRAM รวม 440 MB (360 คอร์ × 1.25 MB/คอร์) [ 5 ]สามารถทำความเร็วได้ถึง 376 เทราฟลอปโดยใช้ตัวเลขจุดลอยตัว 16 บิต ( BF16 ) หรือใช้ตัวเลขจุดลอยตัว 8 บิตที่กำหนดค่าได้ (CFloat8) ซึ่งเป็นข้อเสนอของ Tesla [ 18 ]และ 22 เทราฟลอปที่ FP32
แต่ละไดประกอบด้วยช่อง สัญญาณซีเรียลไลเซอร์/ดีซีเรียลไลเซอร์แบบสองทิศทาง( SerDes ) จำนวน 576 ช่องตามแนวเส้นรอบวงเพื่อเชื่อมต่อกับไดอื่นๆ และเคลื่อนที่ด้วยความเร็ว 8 TB/วินาที ข้ามขอบทั้งสี่ของได[ 5 ]ชิป D1 แต่ละตัวมีกำลังการออกแบบความร้อนประมาณ 400 วัตต์[ 32 ]
กระเบื้องฝึกฝน

ชุด Training Tile ที่ระบายความร้อนด้วยน้ำประกอบด้วยชิป D1 จำนวน 25 ชิป เรียงเป็นอาร์เรย์ 5×5 [ 5 ]แต่ละไทล์รองรับ แบนด์วิดท์รวม 36 TB/วินาที ผ่านชิปอินพุต/เอาต์พุต (I/O) จำนวน 40 ชิป ซึ่งเป็นครึ่งหนึ่งของแบนด์วิดท์ของเครือข่ายชิปเมช แต่ละไทล์รองรับ แบนด์วิดท์ภายในไทล์ 10 TB/วินาที แต่ละไทล์มี หน่วยความจำ SRAM ขนาด 11 GB (ชิป D1 จำนวน 25 ชิป × 360 คอร์/D1 × 1.25 MB/คอร์) แต่ละไทล์มีประสิทธิภาพ 9 เพตาฟลอปที่ความแม่นยำ BF16/CFloat8 (ชิป D1 จำนวน 25 ชิป × 376 TFLOP/D1) แต่ละไทล์ใช้พลังงาน 15 กิโลวัตต์[ 5 ] 288 แอมแปร์ที่ 52 โวลต์[ 32 ]
ถาดระบบ
ไทล์ทั้งหกถูกรวมเข้าไว้ในถาดระบบ ซึ่งรวมเข้ากับอินเท อร์ เฟซโฮสต์ อินเทอร์เฟซโฮสต์แต่ละตัวประกอบด้วย คอร์ x86 จำนวน 512 คอร์ ซึ่งให้สภาพแวดล้อมผู้ใช้แบบLinux [ 19 ]ก่อนหน้านี้ ถาดระบบ Dojo เป็นที่รู้จักในชื่อเมทริกซ์การฝึกอบรม ซึ่งประกอบด้วยไทล์การฝึกอบรมหกไทล์ การ์ดประมวลผลอินเทอร์เฟซ Dojo จำนวน 20 ใบกระจายอยู่บนเซิร์ฟเวอร์โฮสต์สี่เครื่อง และเซิร์ฟเวอร์เสริมที่เชื่อมต่อผ่านอีเธอร์เน็ต โดยมีคอร์ D1 จำนวน 53,100 คอร์
โปรเซสเซอร์อินเทอร์เฟซ Dojo
การ์ดประมวลผลอินเทอร์เฟซ Dojo (DIP) จะติดตั้งอยู่บริเวณขอบของแผงไทล์และเชื่อมต่อเข้ากับเครือข่ายแบบเมช ระบบโฮสต์จะจ่ายไฟให้กับการ์ด DIP และทำหน้าที่จัดการระบบต่างๆ หน่วยความจำและตัวประมวลผลร่วม I/O ของการ์ด DIP จะมี หน่วยความจำ HBM ที่ใช้ร่วมกันขนาด 32 GB (ทั้งHBM2eหรือHBM3 ) รวมถึงอินเทอร์เฟซอีเธอร์เน็ตที่เชื่อมต่อผ่านเครือข่ายแบบเมช การ์ด DIP แต่ละใบมีตัวประมวลผล I/O 2 ตัว พร้อมหน่วยความจำ 4 แบงค์ รวมทั้งหมด 32 GB และ แบนด์วิดท์ 800 GB /วินาที
DIP เสียบเข้ากับ สล็อต PCI-Express 4.0 x16 ซึ่งให้ แบนด์วิดท์ 32 GB/วินาทีต่อการ์ด การ์ดห้าใบต่อขอบไทล์จะให้ แบนด์วิดท์ 160 GB/วินาทีแก่เซิร์ฟเวอร์โฮสต์ และ 4.5 TB/วินาทีแก่ไทล์
โปรโตคอลการขนส่งของเทสลา
โปรโตคอลการขนส่งของเทสลา (TTP) เป็นโปรโตคอลการเชื่อมต่อเฉพาะบน PCI-Express ลิงก์โปรโตคอล TTP ความเร็ว 50 GB/วินาที ทำงานผ่านอีเธอร์เน็ตเพื่อเข้าถึง พอร์ตเดี่ยวความเร็ว 400 Gb/วินาที หรือชุด พอร์ตคู่ความเร็ว 200 Gb/วินาที การส่งข้อมูลผ่านเครือข่ายแบบตาข่ายสองมิติทั้งหมดอาจต้องใช้ 30 ฮอป ในขณะที่ TTP ผ่านอีเธอร์เน็ตใช้เพียงสี่ฮอป (ที่แบนด์วิดท์ต่ำกว่า) ซึ่งช่วยลดความหน่วงในแนวตั้ง
ตู้และ ExaPOD
Dojo จัดเรียงไทล์ในแนวตั้งภายในตู้เพื่อลดระยะห่างและเวลาในการสื่อสารระหว่างไทล์ให้เหลือน้อยที่สุด ระบบ Dojo ExaPod ประกอบด้วยไทล์ 120 ชิ้น รวมทั้งหมด 1,062,000 คอร์ที่ใช้งานได้ ให้ประสิทธิภาพการประมวลผล 1 exaflops ในรูปแบบ BF16 และ CFloat8 มี หน่วยความจำ SRAM บนไทล์ขนาด 1.3 TB และหน่วยความจำแบนด์วิดท์สูงแบบอินไลน์คู่ (HBM) ขนาด 13 TB
ซอฟต์แวร์
Dojo รองรับเฟรมเวิร์กPyTorch "ไม่มีอะไรที่ระดับต่ำเท่า C หรือ C++ ไม่มีอะไรที่คล้ายกับCUDA เลย " [ 5 ] SRAM นำเสนอเป็นพื้นที่แอดเดรสเดียว[ 5 ]
เนื่องจากFP32มีความแม่นยำและช่วงมากกว่าที่จำเป็นสำหรับงาน AI และFP16มีไม่เพียงพอ Tesla จึงได้คิดค้นรูปแบบจุดลอยตัวที่กำหนดค่าได้ 8 บิตและ 16 บิต (CFloat8 และ CFloat16 ตามลำดับ) ซึ่งช่วยให้คอมไพเลอร์สามารถตั้งค่า ความแม่นยำ ของแมนทิสซา และเลขชี้กำลังได้แบบไดนามิก โดยยอมรับความแม่นยำที่ต่ำกว่าเพื่อแลกกับ การประมวลผลเวกเตอร์ที่เร็วขึ้นและลดความต้องการพื้นที่จัดเก็บ[ 5 ] [ 18 ]