การบีบอัดการทดสอบเป็นเทคนิคที่ใช้เพื่อลดเวลาและต้นทุนในการทดสอบวงจรรวม (IC) IC รุ่นแรกๆ ถูกทดสอบด้วยเวกเตอร์ทดสอบที่สร้างขึ้นด้วยมือ ซึ่งพิสูจน์แล้วว่ายากมากที่จะครอบคลุมข้อบกพร่องที่อาจเกิดขึ้นได้อย่างทั่วถึง ดังนั้นจึง มีการพัฒนาการ ออกแบบเพื่อการทดสอบ (DFT) โดยอาศัยการสแกนและการสร้างรูปแบบการทดสอบอัตโนมัติ (ATPG) เพื่อทดสอบแต่ละเกตและเส้นทางในวงจรอย่างชัดเจน เทคนิคเหล่านี้ประสบความสำเร็จอย่างมากในการสร้างเวกเตอร์คุณภาพสูงสำหรับการทดสอบในกระบวนการผลิต โดยมีการครอบคลุมการทดสอบที่ยอดเยี่ยม อย่างไรก็ตาม เมื่อชิปมีขนาดใหญ่ขึ้นและซับซ้อนมากขึ้น อัตราส่วนของตรรกะที่จะทดสอบต่อขาเพิ่มขึ้นอย่างมาก และปริมาณข้อมูลการทดสอบแบบสแกนเริ่มทำให้เวลาในการทดสอบและหน่วยความจำที่ต้องการสำหรับเครื่องทดสอบเพิ่มขึ้นอย่างมาก ซึ่งทำให้ต้นทุนการทดสอบสูงขึ้น

การบีบอัดการทดสอบได้รับการพัฒนาขึ้นเพื่อช่วยแก้ไขปัญหานี้ เมื่อเครื่องมือ ATPG สร้างการทดสอบสำหรับข้อผิดพลาด หรือชุดของข้อผิดพลาด มีเพียงเปอร์เซ็นต์เล็กน้อยของเซลล์สแกนเท่านั้นที่จำเป็นต้องมีค่าเฉพาะ ส่วนที่เหลือของห่วงโซ่สแกนนั้นไม่สำคัญและมักจะถูกเติมด้วยค่าสุ่ม การโหลดและยกเลิกการโหลดเวกเตอร์เหล่านี้ไม่ใช่การใช้เวลาของเครื่องทดสอบอย่างมีประสิทธิภาพ การบีบอัดการทดสอบใช้ประโยชน์จากค่าสำคัญจำนวนน้อยเพื่อลดข้อมูลการทดสอบและเวลาในการทดสอบ โดยทั่วไป แนวคิดคือการปรับเปลี่ยนการออกแบบเพื่อเพิ่มจำนวนห่วงโซ่สแกนภายใน โดยแต่ละห่วงโซ่มีความยาวสั้นลง จากนั้นห่วงโซ่เหล่านี้จะถูกขับเคลื่อนโดยตัวคลายการบีบอัดบนชิป ซึ่งโดยปกติจะออกแบบมาเพื่ออนุญาตให้มีการคลายการบีบอัดแบบต่อเนื่อง โดยที่ห่วงโซ่สแกนภายในจะถูกโหลดเมื่อข้อมูลถูกส่งไปยังตัวคลายการบีบอัด สามารถใช้วิธีการคลายการบีบอัดที่แตกต่างกันได้หลายวิธี^{[ 1 ]}ตัวเลือกทั่วไปอย่างหนึ่งคือเครื่องสถานะจำกัดเชิงเส้น โดยที่ตัวกระตุ้นที่ถูกบีบอัดจะถูกคำนวณโดยการแก้สมการเชิงเส้นที่สอดคล้องกับเซลล์สแกนภายในที่มีตำแหน่งที่ระบุในรูปแบบการทดสอบที่ระบุบางส่วน ผลการทดลองแสดงให้เห็นว่าสำหรับวงจรอุตสาหกรรมที่มีเวกเตอร์ทดสอบและการตอบสนองที่มีอัตราการเติมต่ำมาก ตั้งแต่ 3% ถึง 0.2% การบีบอัดการทดสอบตามวิธีนี้มักจะส่งผลให้อัตราส่วนการบีบอัดอยู่ที่ 30 ถึง 500 เท่า^{[ 2 ]}

เนื่องจากมีวงจรทดสอบจำนวนมาก จึงไม่สามารถส่งเอาต์พุตทั้งหมดไปยังขาเอาต์พุตได้ ดังนั้นจึงจำเป็นต้องมีตัวบีบอัดผลการทดสอบ ซึ่งต้องแทรกอยู่ระหว่างเอาต์พุตของวงจรสแกนภายในและเอาต์พุตของช่องสแกนของเครื่องทดสอบ ตัวบีบอัดต้องซิงโครไนซ์กับตัวคลายข้อมูล และต้องสามารถจัดการกับสถานะที่ไม่ทราบค่า (X) ได้ (แม้ว่าอินพุตจะถูกระบุอย่างครบถ้วนโดยตัวคลายข้อมูลแล้วก็ตาม สถานะเหล่านี้อาจเกิดจากเส้นทางที่ผิดพลาดและเส้นทางหลายรอบ เป็นต้น) เกณฑ์การออกแบบอีกประการหนึ่งสำหรับตัวบีบอัดผลการทดสอบคือ ควรให้ความสามารถในการวินิจฉัยที่ดี ไม่ใช่แค่คำตอบใช่/ไม่ใช่เท่านั้น

• ออกแบบเพื่อการทดสอบ
• การสร้างรูปแบบการทดสอบอัตโนมัติ
• ระบบอัตโนมัติการออกแบบอิเล็กทรอนิกส์
• การออกแบบวงจรรวม

• บทคัดย่อและวิดีโอ การบรรยาย ของIEEEเกี่ยวกับการบีบอัดข้อมูลทดสอบ ซึ่งได้รับการสนับสนุนโดยสภาการออกแบบอิเล็กทรอนิกส์อัตโนมัติของ IEEEบทความนี้รวบรวมจากแนวคิดที่กล่าวถึงในการบรรยายดังกล่าว