" Uncore " เป็นคำที่Intel ใช้ เพื่ออธิบายฟังก์ชันของไมโครโปรเซสเซอร์ที่ไม่ได้อยู่ในแกนหลัก แต่ต้องเชื่อมต่ออย่างใกล้ชิดกับแกนหลักเพื่อให้ได้ประสิทธิภาพสูง มีการนำมาใช้กับสถาปัตยกรรมไมโคร Nehalem ^{[ 1 ]}และถูกเรียกว่า " system agent " ตั้งแต่การเปิดตัวสถาปัตยกรรมไมโครSandy Bridge ^{[ 2 ]}

Uncore/SA ทำหน้าที่จัดการฟังก์ชันการทำงานที่เดิมกำหนดให้กับนอร์ธบริดจ์ได้แก่ ตัวควบคุม QPI , แคช L3 , ไปป์ ไลน์ตัวแทนสอดแนม , ตัวควบคุมหน่วยความจำบนชิป , คอมเพล็กซ์ราก PCI Expressบนชิปและ ตัว ควบคุมThunderbolt ^{[ 3 ]}การรวมฟังก์ชันเหล่านี้เข้ากับคอร์ทำให้ฟังก์ชันเหล่านี้อยู่ใกล้กันมากขึ้น จึงช่วยลดความหน่วงในการเข้าถึง ในทางตรงกันข้าม ส่วนประกอบ "คอร์" (โปรเซสเซอร์) ประกอบด้วยหน่วยควบคุม , ALU , FPUและแคชL1และL2 ^{[ 4 ]}ตัวควบคุมบัสอื่นๆ เช่นSPIและLPCเป็นส่วนหนึ่งของชิปเซ็ต ( Platform Controller Hub ) ซึ่งเทียบเท่ากับ เซา ท์บริดจ์^{[ 4 ]}การรวมเพิ่มเติมทำให้ PCH หายไปจากเมนบอร์ดสำหรับ การออกแบบ ระบบในแพ็คเกจใน SKU มือถือ^{[ 5 ]}

โดยเฉพาะอย่างยิ่งสถาปัตยกรรมไมโครของNehalem-EX uncore นั้นถูกแบ่งออกเป็นหน่วยโมดูลาร์จำนวนหนึ่ง อินเทอร์เฟซหลักของ uncore ไปยัง core คือสิ่งที่เรียกว่า cache box (CBox) ซึ่งเชื่อมต่อกับแคชระดับสุดท้าย (LLC) และรับผิดชอบในการจัดการความสอดคล้องของแคชลิงก์ QPI ภายในและภายนอกหลายลิงก์ได้รับการจัดการโดยหน่วยเลเยอร์ทางกายภาพที่เรียกว่า PBox การเชื่อมต่อระหว่าง PBox, CBox และ iMC หนึ่งตัวหรือมากกว่า (MBox) ได้รับการจัดการโดยตัวควบคุมการกำหนดค่าระบบ (UBox) และเราเตอร์ (RBox) ^{[ 6 ]}

การถอดตัวควบคุมบัสอนุกรมออกจาก Intel uncore ช่วยให้ประสิทธิภาพเพิ่มขึ้นโดยอนุญาตให้สัญญาณนาฬิกา uncore (UCLK) ทำงานที่ความเร็วพื้นฐาน 2.66 GHz โดยมีขีดจำกัดการโอเวอร์คล็อกเกิน 3.44 GHz ^{[ 7 ]}อัตราความเร็วสัญญาณนาฬิกาที่เพิ่มขึ้นนี้ช่วยให้คอร์สามารถเข้าถึงฟังก์ชันที่สำคัญ (เช่นIMC ) ได้ด้วยความหน่วงที่น้อยลงอย่างมาก โดยทั่วไปจะลดเวลาการเข้าถึง DRAM ของคอร์ลง 10 ns หรือมากกว่า

• คู่มือสำหรับนักพัฒนาซอฟต์แวร์ของ Intel เล่ม 3A และ 3B