เทคโนโลยี"32 นาโนเมตร"เป็นขั้นตอนต่อจากกระบวนการ "45 นาโนเมตร"ในการผลิตอุปกรณ์เซมิคอนดักเตอร์CMOS ( MOSFET ) "32 นาโนเมตร " หมายถึงระยะครึ่งพิทช์เฉลี่ย (กล่าวคือ ครึ่งหนึ่งของระยะห่างระหว่างคุณลักษณะที่เหมือนกัน) ของเซลล์หน่วยความจำในระดับเทคโนโลยีนี้

โตชิบาผลิตชิปหน่วยความจำแฟลช NAND ขนาด 32 GiB สำหรับใช้ในเชิงพาณิชย์โดยใช้ กระบวนการ "32 นาโนเมตร" ในปี 2009 ^{[ 1 ]}อินเทลและเอดีเอ็มผลิตไมโครชิปสำหรับใช้ในเชิงพาณิชย์โดยใช้กระบวนการ "32 นาโนเมตร" ในช่วงต้นทศวรรษ 2010 ไอบีเอ็มและคอมมอนแพลตฟอร์มยังได้พัฒนากระบวนการเกตโลหะค่า คงที่ไดอิเล็กตริก สูง "32 นาโนเมตร" อีกด้วย ^{[ 2 ]}อินเทลเริ่มจำหน่ายโปรเซสเซอร์ "32 นาโนเมตร" รุ่นแรกโดยใช้สถาปัตยกรรมเวสต์เมียร์เมื่อวันที่ 7 มกราคม 2010   

นับตั้งแต่ปี 1997 เป็นต้นมา "โหนดกระบวนการ" ได้รับการตั้งชื่อโดยอาศัยการตลาดเป็นหลัก และไม่มีความเกี่ยวข้องกับมิติของวงจรรวม^{[ 3 ]}ทั้งความยาวเกต ระยะห่างของโลหะ และระยะห่างของเกตบนอุปกรณ์ "32nm" ก็ไม่ได้เท่ากับ 32 นาโนเมตร^{[ 4 ] [ 5 ] [ 6 ] [ 7 ]}

เทคโนโลยี"28 นาโนเมตร" เป็น เทคโนโลยีลดขนาดชิปแบบครึ่งโหนดระดับกลางโดยอิงจากกระบวนการผลิต "32 นาโนเมตร"

กระบวนการ "32 นาโนเมตร" ถูกแทนที่ด้วย เทคโนโลยี "22 นาโนเมตร" เชิงพาณิชย์ ในปี 2555 ^{[ 8 ] [ 9 ]}

ต้นแบบที่ใช้เทคโนโลยี "32 นาโนเมตร" ปรากฏขึ้นครั้งแรกในช่วงกลางทศวรรษ 2000 ในปี 2004 IBMได้สาธิต เซลล์ SRAM ขนาด 0.143 ^μm² ที่มีระยะห่างของเกตโพลี 135 นาโนเมตร ซึ่งผลิตโดยใช้การพิมพ์หินด้วยลำแสงอิเล็กตรอนและการพิมพ์หินด้วยแสงบนชั้นเดียวกัน พบว่าความไวของเซลล์ต่อความผันผวนของแรงดันไฟฟ้าขาเข้าลดลงอย่างมากในระดับที่เล็กเช่นนี้^{[ 10 ]}ในเดือนตุลาคม 2006 ศูนย์ไมโครอิเล็กทรอนิกส์ระหว่างมหาวิทยาลัย (IMEC) ได้สาธิตความสามารถในการสร้างลวดลายแฟลช 32 นาโนเมตรโดยอาศัยการสร้างลวดลายแบบคู่และการพิมพ์หินแบบจุ่ม^{[ 11 ]}ความจำเป็นในการนำเครื่องมือการสร้างลวดลายแบบคู่และhyper-NA มาใช้เพื่อลดพื้นที่เซลล์หน่วยความจำ นั้นได้หักล้างข้อได้เปรียบด้านต้นทุนบางส่วนของการเปลี่ยนไปใช้โหนดนี้จากโหนด 45 นาโนเมตร^{[ 12 ]} TSMCใช้การสร้างลวดลายสองชั้นร่วมกับลิโทกราฟีแบบจุ่มเพื่อสร้างเซลล์ SRAM หกทรานซิสเตอร์ขนาด 0.183 μm² โหนด "32 นาโนเมตร" เช่นเดียวกัน^ในปี 2548 ^{[ 13 ]}

บริษัท Intel Corporation เปิดเผยชิปทดสอบ "32 นาโนเมตร" รุ่นแรกต่อสาธารณชนเมื่อวันที่ 18 กันยายน 2550 ในงาน Intel Developer Forum ชิปทดสอบมีขนาดเซลล์ 0.182 μm² ^ใช้ได อิเล็กทริกเกตแบบ high-κ รุ่นที่สอง และเกตโลหะ และประกอบด้วยทรานซิสเตอร์เกือบสองพันล้านตัว มีการใช้ลิโทกราฟีแบบจุ่ม 193 นาโนเมตรสำหรับชั้นที่สำคัญ ในขณะที่ใช้ลิโทกราฟีแบบแห้ง 193 นาโนเมตรหรือ 248 นาโนเมตรสำหรับชั้นที่ไม่สำคัญมากนัก ระยะห่างที่สำคัญคือ 112.5 นาโนเมตร^{[ 14 ]}

ในเดือนมกราคม พ.ศ. 2554 ซัมซุงได้พัฒนาโมดูล DDR4 SDRAMรุ่นแรกของอุตสาหกรรมโดยใช้เทคโนโลยีการผลิตที่มีขนาดระหว่าง 30 นาโนเมตรถึง 39 นาโนเมตร มีรายงานว่าโมดูลดังกล่าวสามารถทำอัตราการถ่ายโอนข้อมูลได้ถึง 2.133 Gbit/s ที่ 1.2V เมื่อเทียบกับ DDR3 DRAM ที่ 1.35V และ 1.5V ในเทคโนโลยีการผลิต "ระดับ 30 นาโนเมตร" ที่เทียบเท่ากัน ซึ่งมีความเร็วสูงสุดถึง 1.6 Gbit/s โมดูลนี้ใช้เทคโนโลยี pseudo open drain (POD) ซึ่งได้รับการปรับแต่งเป็นพิเศษเพื่อให้ DDR4 SDRAM ใช้กระแสไฟเพียงครึ่งหนึ่งของDDR3เมื่ออ่านและเขียนข้อมูล^{[ 15 ]}

โปรเซสเซอร์ Intel Core i3 และ i5 ที่วางจำหน่ายในเดือนมกราคม 2010 เป็นหนึ่งในโปรเซสเซอร์ที่ผลิตจำนวนมากรุ่นแรกๆ ที่ใช้เทคโนโลยี "32 นาโนเมตร" ^{[ 16 ]}โปรเซสเซอร์ Core รุ่นที่สองของ Intel ซึ่งมีชื่อรหัสว่าSandy Bridgeก็ใช้กระบวนการผลิต "32 นาโนเมตร" เช่นกัน โปรเซสเซอร์ 6 คอร์ของ Intel ซึ่งมีชื่อรหัสว่าGulftownและสร้างขึ้นบน สถาปัตยกรรม Westmereวางจำหน่ายเมื่อวันที่ 16 มีนาคม 2010 ในชื่อ Core i7 980x Extreme Edition โดยมีราคาขายปลีกประมาณ 1,000 ดอลลาร์สหรัฐ^{[ 17 ]} โปรเซสเซอร์ 6 คอร์ระดับล่างของ Intel คือ i7-970 วางจำหน่ายในช่วงปลายเดือนกรกฎาคม 2010 โดยมีราคาประมาณ 900 ดอลลาร์สหรัฐ กระบวนการ "32 นาโนเมตร" ของ Intel มีความหนาแน่นของทรานซิสเตอร์ 7.11 ล้านทรานซิสเตอร์ต่อตารางมิลลิเมตร (MTr/mm2) ^{[ 18 ]}

นอกจากนี้ AMD ยังได้เปิดตัวโปรเซสเซอร์ SOI "32 นาโนเมตร" ในช่วงต้นทศวรรษ 2010 โปรเซสเซอร์ FX Series ของ AMD ซึ่งมีชื่อรหัสว่า Zambezi และใช้ สถาปัตยกรรม Bulldozer ของ AMD เปิดตัวในเดือนตุลาคม 2011 เทคโนโลยีนี้ใช้กระบวนการผลิต SOI "32 นาโนเมตร" มีแกน CPU สองแกนต่อโมดูล และมีได้สูงสุดถึงสี่โมดูล โดยมีราคาตั้งแต่แบบสี่แกนประมาณ 130 ดอลลาร์สหรัฐ ไปจนถึงแบบแปดแกนราคา 280 ดอลลาร์สหรัฐ

ในเดือนกันยายน พ.ศ. 2554 Ambarella Inc.ประกาศวางจำหน่าย วงจรระบบ บนชิป A7L ที่ใช้ "32 นาโนเมตร" สำหรับกล้องถ่ายภาพนิ่งดิจิทัล ซึ่งให้ความสามารถในการบันทึกวิดีโอความละเอียดสูง1080p60 ^{[ 19 ]}

เทคโนโลยี "22 นาโนเมตร" เป็นเทคโนโลยีที่พัฒนาต่อจาก "32 นาโนเมตร" ตามแผนงานเทคโนโลยีระหว่างประเทศสำหรับเซมิคอนดักเตอร์ Intel เริ่มผลิตเซมิคอนดักเตอร์ "22 นาโนเมตร" จำนวนมากในช่วงปลายปี 2011 ^{[ 20 ]}และประกาศเปิดตัวอุปกรณ์ "22 นาโนเมตร" เชิงพาณิชย์เครื่องแรกในเดือนเมษายน 2012 ^{[ 8 ] [ 21 ]} TSMCข้าม "32 นาโน เมตร" โดยข้ามจาก "40  นาโนเมตร" ในปี 2008 ไปเป็น "28  นาโนเมตร" ในปี 2011 ^{[ 22 ]}

• Steen, S. และคณะ (2006). "การพิมพ์หินแบบไฮบริด: การผสมผสานระหว่างการพิมพ์หินด้วยแสงและการพิมพ์หินด้วยลำแสงอิเล็กตรอน วิธีการศึกษาการบูรณาการกระบวนการและประสิทธิภาพของอุปกรณ์สำหรับโหนดอุปกรณ์ขั้นสูง" วิศวกรรมไมโครอิเล็กทรอนิกส์ 83 ( 4– 9 ): 754– 761. doi : 10.1016/j.mee.2006.01.181 .

• ผู้ผลิตชิปเตรียมรับมือกับอุปสรรคในการผลิต
• โซนี่, ไอบีเอ็ม และโตชิบา ร่วมมือกันในการวิจัยเซมิคอนดักเตอร์
• IBM และ AMD ร่วมมือกันในการวิจัยเซมิคอนดักเตอร์(เก็บถาวรเมื่อ 16 กรกฎาคม 2549 ที่Wayback Machine)
• การสนทนาใน Slashdot
• กระบวนการผลิต 32 นาโนเมตรของ Intel
• เทคโนโลยีการพิมพ์สองชั้นแบบจัดเรียงตัวเองของซัมซุง