วงจรบวกหรือวงจรรวม [ ^{1 ] เป็น}วงจรดิจิทัลที่ทำการบวกตัวเลข ในคอมพิวเตอร์ และ โปรเซสเซอร์ประเภทอื่นๆ จำนวนมาก วงจรบวกจะถูกใช้ในหน่วยคำนวณทางคณิตศาสตร์และตรรกะ (ALU) นอกจากนี้ยังใช้ในส่วนอื่นๆ ของโปรเซสเซอร์ ซึ่งใช้ในการคำนวณที่อยู่ ดัชนีตารางตัว ดำเนินการเพิ่ม และลดค่าและการดำเนินการที่คล้ายกัน

แม้ว่าวงจรบวกสามารถสร้างขึ้นได้สำหรับรูปแบบการแสดงตัวเลข หลายแบบ เช่นเลขฐานสองแบบเข้ารหัสทศนิยมหรือ เลข ส่วนเกิน 3แต่โดยทั่วไปแล้ววงจรบวกจะทำงานกับเลขฐานสองในกรณีที่ใช้เลขส่วนเติมเต็มสองหรือเลขส่วนเติมเต็มหนึ่ง เพื่อแสดง ตัวเลข ติดลบ การดัดแปลงวงจรบวกให้เป็น วงจรบวก-ลบนั้นทำได้ง่ายมากส่วนการแสดงตัวเลขแบบมีเครื่องหมายอื่นๆ นั้นจำเป็นต้องใช้ตรรกะเพิ่มเติมรอบๆ วงจรบวกพื้นฐาน

จอร์จ สติบิตซ์ประดิษฐ์ตัวบวกเลขฐานสอง 2 บิต ( รุ่น K ) ในปี 1937

วงจรHalf Adderจะบวกเลขฐานสองเดี่ยวสองหลักเข้าด้วยกัน โดยมีเอาต์พุตสองตัว คือ ผลรวม ( ) และตัวทด ( ) สัญญาณตัวทดแสดงถึงการล้นไปยังหลักถัดไปของการบวกเลขหลายหลัก ค่าของผลรวมคือการออกแบบ Half Adder ที่ง่ายที่สุดประกอบด้วยเกต XORสำหรับและเกต ANDสำหรับ ตรรกะ บูลีนสำหรับผลรวม (ในกรณีนี้) จะเป็นในขณะที่สำหรับตัวทด ( ) จะเป็นเมื่อเพิ่มเกต ORเพื่อรวมเอาต์พุตตัวทดเข้าด้วยกัน Half Adder สองตัวสามารถรวมกันเพื่อสร้าง Full Adder ได้^{[ 2 ]}${\displaystyle A}$${\displaystyle B}$${\displaystyle S}$${\displaystyle C}$${\displaystyle 2C+S}$${\displaystyle S}$${\displaystyle C}$${\displaystyle S}$${\displaystyle A\oplus B}$${\displaystyle C}$${\displaystyle A\cdot B}$

ตารางค่าความจริงของวงจร Half Adder มีดังนี้:

ข้อมูลนำเข้า		เอาต์พุต
เอ	บี	ซีเอาท์	เอส
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

วงจรลอจิกดิจิทัลแบบ Half Adder หลายแบบ:

• 
  วงจร Half Adder กำลังทำงาน
• 
  แผนผังวงจร Half Adder ที่สร้างขึ้นโดยใช้เกต XOR หนึ่งตัว และเกต AND หนึ่ง ตัว
• 
  แผนผังแสดงวงจร Half Adder ที่สร้างขึ้นโดยใช้เกต NAND จำนวน 5 ตัว
• 
  สัญลักษณ์แผนผังวงจรสำหรับตัวบวกครึ่งบิต 1 บิต

วงจรบวกเต็ม (full adder)บวกเลขฐานสองและคำนึงถึงค่าที่นำเข้าและส่งออกด้วย วงจรบวกเต็มแบบหนึ่งบิตจะบวกเลขหนึ่งบิตสามตัว ซึ่งมักเขียนเป็น, , และ; และเป็นตัวดำเนินการ และเป็นบิตที่นำเข้าจากขั้นตอนก่อนหน้าที่มีความสำคัญน้อยกว่า^{[ 3 ]}วงจรนี้สร้างเอาต์พุตสองบิต โดยทั่วไปแล้ว ค่าตัวส่งและผลรวมของเอาต์พุตจะแสดงด้วยสัญญาณและโดยที่ผลรวมเท่ากับ วงจรบวกเต็มมักเป็นส่วนประกอบในวงจรบวกแบบเรียงซ้อน ซึ่งบวกเลขฐานสอง 8, 16, 32 บิต เป็นต้น ${\displaystyle A}$${\displaystyle B}$${\displaystyle C_{in}}$${\displaystyle A}$${\displaystyle B}$${\displaystyle C_{in}}$${\displaystyle C_{out}}$${\displaystyle S}$${\displaystyle 2C_{out}+S}$

วงจร บวกเต็ม (Full Adder) สามารถสร้างขึ้นได้หลายวิธี เช่น ด้วย วงจรระดับ ทรานซิสเตอร์ แบบกำหนดเอง หรือประกอบด้วยเกตอื่นๆ การใช้งานที่พบได้บ่อยที่สุดคือ:

${\displaystyle S=A\oplus B\oplus C_{in}}$

${\displaystyle C_{out}=(A\cdot B)+(C_{in}\cdot (A\oplus B))}$

นิพจน์ข้างต้นสำหรับและสามารถได้มาจากการใช้แผนที่คาร์โนห์เพื่อลดรูปตารางความจริง ${\displaystyle S}$${\displaystyle C_{out}}$

ในการใช้งานนี้เกต OR ตัวสุดท้าย ก่อนเอาต์พุต carry-out อาจถูกแทนที่ด้วยเกต XORโดยไม่เปลี่ยนแปลงตรรกะที่ได้ เนื่องจากเมื่อ A และ B เป็น 1 ทั้งคู่ เทอม carry-out จะเป็น 0 เสมอ ดังนั้นจึงมีค่าได้เพียง 0 เท่านั้น ด้วยเหตุนี้ อินพุตของเกต OR ตัวสุดท้ายจึงไม่สามารถเป็น 1 ทั้งคู่ได้ (นี่เป็นเพียงชุดค่าผสมเดียวที่ทำให้เอาต์พุตของ OR และ XOR แตกต่างกัน) ${\displaystyle (A\oplus B)}$${\displaystyle (C_{in}\cdot (A\oplus B))}$

เนื่องจาก คุณสมบัติ ความสมบูรณ์ของการทำงานของเกต NAND และ NOR ทำให้สามารถใช้งานตัวบวกเต็มได้โดยใช้เกต NAND เก้าตัว[ 4 ^{]หรือเก}ตNOR เก้า ตัว

การใช้เกตเพียงสองประเภทนั้นสะดวกหากวงจรถูกสร้างขึ้นโดยใช้ ชิป วงจรรวมแบบ ง่าย ซึ่งแต่ละชิปมีเกตเพียงประเภทเดียว

วงจรบวกเต็ม (Full Adder) สามารถสร้างขึ้นได้จากวงจรบวกครึ่ง (Half Adder) สองตัว โดยเชื่อมต่อและเข้ากับอินพุตของวงจรบวกครึ่งตัวแรก จากนั้นใช้เอาต์พุตผลรวม (Sum-output) เป็นหนึ่งในอินพุตของวงจรบวกครึ่งตัวที่สอง และใช้ เป็นอินพุตอีกตัวหนึ่ง สุดท้าย เอาต์พุตตัวทด (Carry output) จากวงจรบวกครึ่งทั้งสองจะเชื่อมต่อกับเกต OR เอาต์พุตผลรวมจากวงจรบวกครึ่งตัวที่สองคือเอาต์พุตผลรวมสุดท้าย ( ) ของวงจรบวกเต็ม และเอาต์พุตจากเกต OR คือเอาต์พุตตัวทดสุดท้าย ( ) เส้นทางวิกฤต (Critical path) ของวงจรบวกเต็มจะผ่านเกต XOR ทั้งสองตัวและสิ้นสุดที่บิตผลรวมสมมติว่าเกต XOR ใช้เวลา 1 ดีเลย์ในการทำงานเสร็จสมบูรณ์ ดีเลย์ที่เกิดจากเส้นทางวิกฤตของวงจรบวกเต็มจะเท่ากับ: ${\displaystyle A}$${\displaystyle B}$${\displaystyle S}$${\displaystyle C_{in}}$${\displaystyle S}$${\displaystyle C_{out}}$${\displaystyle S}$

${\displaystyle T_{\text{FA}}=2\cdot T_{\text{XOR}}=2D}$

เส้นทางวิกฤตของการทด (carry) จะผ่านเกต XOR หนึ่งตัวในวงจรบวก และผ่านเกต 2 ตัว (AND และ OR) ในบล็อกทด ดังนั้น หากเกต AND หรือ OR ใช้เวลาหน่วง 1 หน่วยในการทำงานเสร็จสมบูรณ์ จะมีค่าหน่วงเวลาเท่ากับ:

${\displaystyle T_{\text{c}}=T_{\text{XOR}}+T_{\text{AND}}+T_{\text{OR}}=D+D+D=3D}$

ตารางความจริงสำหรับวงจรบวกเต็มมีดังนี้:

ข้อมูลนำเข้า			เอาต์พุต
เอ	บี	ซีใน	ซีเอาท์	เอส
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

การกลับค่าอินพุตทั้งหมดของตัวบวกเต็มจะทำให้เอาต์พุตทั้งหมดกลับค่าด้วย ซึ่งสามารถนำไปใช้ในการออกแบบตัวบวกแบบริปเปิลแครี่ที่รวดเร็วได้ เนื่องจากไม่จำเป็นต้องกลับค่าแครี่^{[ 5 ]}

วงจรลอจิกดิจิทัลแบบฟูลแอดเดอร์ต่างๆ:

• 
  การทำงานของวงจรบวกเต็ม (Full adder)
• 
  แผนผังวงจร บวกเต็มรูปแบบที่สร้างขึ้นโดยใช้ เกต XORสอง ตัว เกต ANDสองตัว และ เกต ORหนึ่งตัว
• 
  แผนผังวงจรบวกเต็ม (full adder) ที่สร้างขึ้นโดยใช้เกต NAND จำนวน 9 ตัว
• 
  แผนผังแสดงวงจรบวกเต็ม (full adder) ที่สร้างขึ้นโดยใช้เกต NOR จำนวน 9 ตัว
• 
  วงจรบวกเต็มที่มีเอาต์พุตกลับด้านพร้อมความล่าช้าในการแพร่กระจายตัวทดด้วยทรานซิสเตอร์ตัวเดียวในCMOS ^{[ 5 ]}
• 
  สัญลักษณ์แผนผังวงจรบวกเลข 1 บิตแบบเต็ม โดยมีขั้วC _เข้าและC _ออกวาดอยู่ด้านข้างของบล็อกเพื่อเน้นการใช้งานในวงจรบวกเลขหลายบิต

เป็นไปได้ที่จะสร้างวงจรตรรกะโดยใช้ตัวบวกเต็มหลายตัวเพื่อบวก เลข Nบิต ตัวบวกเต็มแต่ละตัวจะรับค่า a เป็นค่า a ของตัวบวกเต็มตัวก่อนหน้า ตัวบวกแบบนี้เรียกว่าตัวบวกแบบริปเปิล-แครี่ (RCA) เนื่องจากบิตแครี่แต่ละตัวจะ "กระเพื่อม" ไปยังตัวบวกเต็มตัวถัดไป ตัวบวกเต็มตัวแรก (และเฉพาะตัวแรกเท่านั้น) อาจถูกแทนที่ด้วยตัวบวกครึ่งตัว (ภายใต้สมมติฐานว่า a ≥ 0 ) ${\displaystyle C_{in}}$${\displaystyle C_{out}}$${\displaystyle C_{in}=0}$

โครงสร้างของตัวบวกแบบริปเปิลแครี่นั้นเรียบง่าย ทำให้สามารถออกแบบได้อย่างรวดเร็ว อย่างไรก็ตาม ตัวบวกแบบริปเปิลแครี่ค่อนข้างช้า เนื่องจากตัวบวกแบบเต็มแต่ละตัวต้องรอให้บิตแครี่ถูกคำนวณจากตัวบวกแบบเต็มตัวก่อนหน้าความล่าช้าของเกตสามารถคำนวณได้ง่ายโดยการตรวจสอบวงจรตัวบวกแบบเต็ม ตัวบวกแบบเต็มแต่ละตัวต้องการตรรกะสามระดับ ในตัวบวกแบบริปเปิลแครี่ 32 บิต จะมีตัวบวกแบบเต็ม 32 ตัว ดังนั้นความล่าช้าของเส้นทางวิกฤต (กรณีที่เลวร้ายที่สุด) คือ 3 (จากอินพุตไปยังตัวบวกตัวแรก) + 31 × 2 (สำหรับการแพร่กระจายแครี่ในตัวบวกตัวหลัง) = 65 ความล่าช้าของเกต^{[ 6 ]} สมการทั่วไปสำหรับความล่าช้ากรณีที่เลวร้ายที่สุดสำหรับ ตัวบวกแบบริปเปิลแครี่ nบิต โดยคำนึงถึงทั้งบิตผลรวมและบิตแครี่ คือ: ${\displaystyle C_{out}}$

${\displaystyle T_{\text{CRA}}(n)=T_{\text{HA}}+(n-1)\cdot T_{\text{c}}+T_{\text{s}}=}$${\displaystyle T_{\text{FA}}+(n-1)\cdot T_{c}=}$${\displaystyle 3D+(n-1)\cdot 2D=(2n+1)\cdot D}$

การออกแบบที่มีขั้วการส่งต่อสลับกันและ เกต AND-OR-Invert ที่ได้รับการปรับให้เหมาะสม สามารถทำให้เร็วขึ้นได้ประมาณสองเท่า^{[ 7 ] [ 5 ]}

เพื่อลดเวลาในการคำนวณ Weinberger และ Smith ได้คิดค้นวิธีที่เร็วกว่าในการบวกเลขฐานสองสองจำนวนโดยใช้ตัวบวกแบบมองล่วงหน้า (CLA) ^{[ 8 ]}พวกเขาแนะนำสัญญาณสองตัว ( และ) สำหรับแต่ละตำแหน่งบิต โดยขึ้นอยู่กับว่าตัวทดถูกส่งผ่านมาจากตำแหน่งบิตที่มีความสำคัญน้อยกว่า (อย่างน้อยหนึ่งอินพุตเป็น 1) ถูกสร้างขึ้นในตำแหน่งบิตนั้น (อินพุตทั้งสองเป็น 1) หรือถูกกำจัดในตำแหน่งบิตนั้น (อินพุตทั้งสองเป็น 0) ในกรณีส่วนใหญ่เป็นเพียงเอาต์พุตผลรวมของตัวบวกครึ่งตัว และคือเอาต์พุตตัวทดของตัวบวกตัวเดียวกัน หลังจากที่และถูกสร้างขึ้นแล้ว ตัวทดสำหรับทุกตำแหน่งบิตจะถูกสร้างขึ้น ${\displaystyle P}$${\displaystyle G}$${\displaystyle P}$${\displaystyle G}$${\displaystyle P}$${\displaystyle G}$

การได้มาซึ่งความสัมพันธ์เวียนเกิดของ Weinberger-Smith CLA เพียงอย่างเดียว ได้แก่ตัวบวก Brent–Kung (BKA) ^{[ 9 ]}และตัวบวก Kogge–Stone (KSA) ^{[ 10 ] [ 11 ]} ซึ่งแสดงให้เห็นในบทความของ Oklobdzija และ Zeydel ใน IEEE Journal of Solid-State Circuits ^{[ 12 ]}

สถาปัตยกรรมตัวบวกหลายบิตบางแบบแบ่งตัวบวกออกเป็นบล็อก สามารถปรับความยาวของบล็อกเหล่านี้ได้ตามเวลาหน่วงในการส่งสัญญาณของวงจรเพื่อเพิ่มประสิทธิภาพเวลาในการคำนวณ ตัวบวกแบบบล็อกเหล่านี้รวมถึงตัวบวกแบบข้ามตัวทด (หรือแบบบายพาสตัวทด)ซึ่งจะกำหนด ค่าผล รวมและค่าตัวทดสำหรับแต่ละบล็อกแทนที่จะเป็นแต่ละบิต และตัวบวกแบบเลือกตัวทดซึ่งจะสร้างค่าผลรวมและค่าตัวทดล่วงหน้าสำหรับอินพุตตัวทดที่เป็นไปได้ (0 หรือ 1) ไปยังบล็อก โดยใช้มัลติเพล็กเซอร์เพื่อเลือกผลลัพธ์ที่เหมาะสมเมื่อทราบค่าบิตตัวทดแล้ว ${\displaystyle P}$${\displaystyle G}$

ด้วยการรวมวงจรบวกแบบมองล่วงหน้าตัวทดหลายตัวเข้าด้วยกัน เราสามารถสร้างวงจรบวกที่ใหญ่ขึ้นได้ วิธีการนี้สามารถนำไปใช้ได้หลายระดับเพื่อสร้างวงจรบวกที่ใหญ่ขึ้นไปอีก ตัวอย่างเช่น วงจรบวกต่อไปนี้เป็นวงจรบวก 64 บิตที่ใช้ CLA 16 บิตสี่ตัว โดยมีหน่วย ประมวลผลตัวทดแบบมองล่วงหน้า สองระดับ

วงจรบวกเลขแบบอื่นๆ ได้แก่วงจรบวกเลขแบบเลือกตัวทด (carry-select adder) , วงจรบวก เลขแบบผลรวมมีเงื่อนไข (conditional sum adder) , วงจรบวกเลขแบบข้ามตัวทด (carry-skip adder)และวงจรบวกเลขแบบสมบูรณ์ตัวทด (carry-complete adder)

หากวงจรบวกเลขต้องการคำนวณผลรวมของตัวเลขสามตัวขึ้นไป อาจเป็นประโยชน์ที่จะไม่ส่งต่อสัญญาณทด โดยใช้ตัวบวกเลขสามอินพุตแทน ซึ่งจะสร้างผลลัพธ์สองอย่าง คือ ผลรวมและตัวทด ผลรวมและตัวทดสามารถป้อนเข้าสู่สองอินพุตของตัวบวกเลขสามตัวถัดไปได้โดยไม่ต้องรอการส่งต่อสัญญาณทด อย่างไรก็ตาม หลังจากขั้นตอนการบวกทั้งหมดแล้ว จะต้องใช้ตัวบวกเลขแบบดั้งเดิม (เช่น วงจรทดแบบต่อเนื่องหรือวงจรบวกแบบมองล่วงหน้า) เพื่อรวมผลรวมและตัวทดสุดท้ายเข้าด้วยกัน

วงจร บวกเต็ม (full adder) สามารถมองได้ว่าเป็นคอมเพรสเซอร์แบบสูญเสียข้อมูล 3:2กล่าวคือ มันจะบวกอินพุตหนึ่งบิตสามตัวและส่งผลลัพธ์กลับมาเป็นตัวเลขสองบิตตัวเดียว นั่นคือ มันจะแมปค่าอินพุต 8 ค่าไปยังค่าเอาต์พุต 4 ค่า (คำว่า "คอมเพรสเซอร์" แทน "เคาน์เตอร์" ถูกนำมาใช้ใน^{[ 13 ]} ) ดังนั้น ตัวอย่างเช่น อินพุตไบนารี 101 จะได้ผลลัพธ์เป็น1 + 0 + 1 = 10 (เลขฐานสิบ 2) ตัวทดออก (carry-out) แทนบิตที่หนึ่งของผลลัพธ์ ในขณะที่ผลรวมแทนบิตที่ศูนย์ ในทำนองเดียวกัน วงจรบวกครึ่ง (half adder) สามารถใช้เป็นคอมเพรสเซอร์แบบสูญเสียข้อมูล 2:2 ได้โดยบีบอัดอินพุตที่เป็นไปได้สี่ตัวให้เป็นเอาต์พุตที่เป็นไปได้สามตัว

คอมเพรสเซอร์ดังกล่าวสามารถใช้เพื่อเร่งความเร็วในการบวกตัวเลขสามตัวขึ้นไป หากจำนวนตัวเลขที่บวกกันมีสามตัวพอดี วงจรจะเรียกว่าวงจรบวกแบบเก็บตัวทด (carry-save adder ) หากจำนวนตัวเลขที่บวกกันมีสี่ตัวขึ้นไป จำเป็นต้องใช้คอมเพรสเซอร์มากกว่าหนึ่งชั้น และมีรูปแบบการออกแบบวงจรที่หลากหลาย ที่พบได้บ่อยที่สุดคือ วงจรDadda treeและWallace treeวงจรประเภทนี้มักใช้ในวงจรคูณซึ่งเป็นเหตุผลว่าทำไมวงจรเหล่านี้จึงรู้จักกันในชื่อตัวคูณ Dadda และ Wallace

การใช้เกตตรรกะควอนตัมToffoliและCNOT เพียงอย่างเดียว สามารถสร้างตัวบวกเต็มและบวกครึ่งควอนตัมได้^{[ 14 ] [ 15 ] [ 16 ]}วงจรเดียวกันนี้ยังสามารถนำไปใช้ในการคำนวณแบบย้อนกลับได้ แบบคลาสสิก เนื่องจากทั้ง CNOT และ Toffoli ก็เป็นเกตตรรกะ แบบคลาสสิ ก เช่นกัน

เนื่องจากการแปลงฟูริเยร์ควอนตัมมีความซับซ้อนของวงจร ต่ำ จึงสามารถใช้สำหรับการบวกตัวเลขได้อย่างมีประสิทธิภาพเช่นกัน^{[ 17 ] [ 18 ] [ 19 ]}

เช่นเดียวกับในวงจรบวกเลขฐานสอง การรวมกระแสอินพุตสองกระแสเข้าด้วยกันจะทำให้กระแสเหล่านั้นบวกกันอย่างมีประสิทธิภาพ ภายใต้ข้อจำกัดของฮาร์ดแวร์ สัญญาณที่ไม่ใช่เลขฐานสอง (เช่น มีฐานสูงกว่า 2) สามารถบวกเข้าด้วยกันเพื่อคำนวณผลรวมได้ เทคนิคนี้ยังเป็นที่รู้จักในชื่อ "วงจรขยายผลรวม" ^{[ 20 ]}ซึ่งสามารถใช้เพื่อลดจำนวนทรานซิสเตอร์ในวงจรบวกได้

• ตัวคูณเลขฐานสอง
• ตัวลบ
• เครื่องผสมสัญญาณอิเล็กทรอนิกส์ — สำหรับเพิ่มสัญญาณอนาล็อก

• สื่อที่เกี่ยวข้องกับวงจรบวก (วงจรดิจิทัล)ในวิกิมีเดียคอมมอนส์
• วงจรบวกและลบแบบเต็ม 8 บิตเป็นการสาธิตวงจรบวกแบบเต็มเชิงโต้ตอบที่สร้างขึ้นด้วย JavaScript เพื่อจุดประสงค์ในการเรียนรู้เท่านั้น
• Brunnock, Sean. "การสาธิตเชิงโต้ตอบของวงจร Half Adder และ Full Adder ใน HTML5 "
• Shirriff, Ken (พฤศจิกายน 2020). "การวิศวกรรมย้อนกลับวงจร carry-lookahead ในโปรเซสเซอร์ Intel 8008 "