การรีเฟรชหน่วยความจำคือกระบวนการอ่านข้อมูลจากพื้นที่หน่วยความจำคอมพิวเตอร์ เป็นระยะๆ และเขียนข้อมูลที่อ่านได้กลับไปยังพื้นที่เดิมทันทีโดยไม่มีการแก้ไขใดๆ เพื่อรักษาข้อมูลไว้^{[ 1 ]}การรีเฟรชหน่วยความจำเป็นกระบวนการบำรุงรักษาเบื้องหลังที่จำเป็นในระหว่างการทำงานของหน่วยความจำเข้าถึงแบบสุ่มไดนามิก เซมิคอนดักเตอร์ (DRAM) ซึ่งเป็นหน่วยความจำคอมพิวเตอร์ประเภทที่ใช้กันอย่างแพร่หลายที่สุด และในความเป็นจริงแล้วเป็นคุณลักษณะที่กำหนดของหน่วยความจำประเภทนี้^{[ 2 ]}

ในชิป DRAM ข้อมูลหน่วยความจำ แต่ละ บิต จะถูกจัดเก็บในรูปของการมีอยู่หรือไม่มีอยู่ของ ประจุไฟฟ้าบนตัวเก็บ ประจุขนาดเล็ก บนชิป^{[ 2 ] [ 3 ]}เมื่อเวลาผ่านไป ประจุในเซลล์หน่วยความจำจะรั่วไหลออกไป ดังนั้นหากไม่มีการรีเฟรช ข้อมูลที่จัดเก็บไว้ก็จะสูญหายไปในที่สุด เพื่อป้องกันสิ่งนี้ วงจรภายนอกจะอ่านแต่ละเซลล์เป็นระยะและเขียนซ้ำเพื่อคืนค่าประจุบนตัวเก็บประจุให้กลับสู่ระดับเดิม รอบการรีเฟรชหน่วยความจำ แต่ละรอบ จะรีเฟรชพื้นที่ของเซลล์หน่วยความจำที่ต่อเนื่องกัน ดังนั้นจึงรีเฟรชเซลล์ทั้งหมดบนชิปซ้ำๆ ในรอบที่ต่อเนื่องกัน กระบวนการนี้โดยทั่วไปจะดำเนินการโดยอัตโนมัติในพื้นหลังโดยวงจรหน่วยความจำและผู้ใช้จะไม่รับรู้^{[ 2 ]}ในขณะที่รอบการรีเฟรชกำลังเกิดขึ้น หน่วยความจำจะไม่สามารถใช้งานสำหรับการอ่านและเขียนตามปกติได้ แต่ในหน่วยความจำสมัยใหม่ค่าใช้จ่าย นี้ ไม่มากพอที่จะทำให้การทำงานของหน่วยความจำช้าลงอย่างมีนัยสำคัญ

หน่วยความจำเข้าถึงแบบสุ่มคงที่ (SRAM) เป็นหน่วยความจำอิเล็กทรอนิกส์ที่ไม่ต้องรีเฟรช^{[ 2 ]}เซลล์หน่วยความจำ SRAM ต้องการทรานซิสเตอร์ สี่ถึงหกตัว เมื่อเทียบกับทรานซิสเตอร์ตัวเดียวและตัวเก็บประจุสำหรับ DRAM ดังนั้นวงจร SRAM จึงต้องการพื้นที่บนชิปมากกว่า ส่งผลให้ความหนาแน่นของข้อมูลในชิป SRAM ต่ำกว่าใน DRAM มาก ซึ่งทำให้ SRAM มีราคาสูงกว่าต่อบิต ดังนั้น DRAM จึงถูกใช้เป็นหน่วยความจำหลักในคอมพิวเตอร์ เครื่องเล่นวิดีโอเกม การ์ดกราฟิก และแอปพลิเคชันที่ต้องการความจุสูงและต้นทุนต่ำ^{[ 4 ]}ความจำเป็นในการรีเฟรชหน่วยความจำทำให้ DRAM ซับซ้อนมากขึ้น แต่ความหนาแน่นและข้อได้เปรียบด้านต้นทุนของ DRAM ก็คุ้มค่ากับความซับซ้อนนี้

ในขณะที่หน่วยความจำกำลังทำงาน เซลล์หน่วยความจำแต่ละเซลล์จะต้องได้รับการรีเฟรชซ้ำๆ และภายในช่วงเวลาสูงสุดระหว่างการรีเฟรชที่ผู้ผลิตกำหนด ซึ่งโดยปกติจะอยู่ในช่วงมิลลิวินาที การรีเฟรชไม่ได้ใช้การทำงานของหน่วยความจำตามปกติ (รอบการอ่านและการเขียน) ที่ใช้ในการเข้าถึงข้อมูล แต่ใช้รอบพิเศษที่เรียกว่ารอบการรีเฟรชซึ่งสร้างขึ้นโดยวงจรตัวนับแยกต่างหากและแทรกอยู่ระหว่างการเข้าถึงหน่วยความจำตามปกติ^{[ 5 ] [ 6 ]}

เซลล์เก็บข้อมูลบนชิปหน่วยความจำถูกจัดเรียงเป็นแถวและคอลัมน์สี่เหลี่ยมผืนผ้า กระบวนการอ่านใน DRAM เป็นแบบทำลายล้างและลบประจุบนเซลล์หน่วยความจำในแถวทั้งหมด ดังนั้นจึงมีคอลัมน์ของสลักพิเศษบนชิปที่เรียกว่าตัวขยายสัญญาณตรวจจับ หนึ่งตัวสำหรับแต่ละคอลัมน์ของเซลล์หน่วยความจำ เพื่อเก็บข้อมูลไว้ชั่วคราว ในระหว่างการดำเนินการอ่านปกติ ตัวขยายสัญญาณตรวจจับ หลังจากอ่านและสลักข้อมูลแล้ว จะเขียนข้อมูลใหม่ในแถวที่เข้าถึง^{[ 2 ] [ 7 ]}การจัดเรียงนี้ช่วยให้วงจรอิเล็กทรอนิกส์การอ่านปกติบนชิปสามารถรีเฟรชแถวหน่วยความจำทั้งหมดพร้อมกัน ซึ่งช่วยเร่งกระบวนการรีเฟรชได้อย่างมาก แม้ว่ารอบการอ่านหรือการเขียนปกติจะรีเฟรชแถวหน่วยความจำ แต่การเข้าถึงหน่วยความจำปกติไม่สามารถเชื่อถือได้ว่าจะเข้าถึงทุกแถวภายในเวลาที่จำเป็น จึงจำเป็นต้องมีกระบวนการรีเฟรชแยกต่างหาก แทนที่จะใช้รอบการอ่านปกติในกระบวนการรีเฟรช เพื่อประหยัดเวลา จึงใช้รอบการรีเฟรชแบบย่อ รอบการรีเฟรชคล้ายกับรอบการอ่าน แต่ทำงานได้เร็วกว่าด้วยเหตุผลสองประการ:

• สำหรับการรีเฟรชข้อมูลนั้น จำเป็นต้องใช้เพียงที่อยู่แถวเท่านั้น ดังนั้นจึงไม่จำเป็นต้องใส่ที่อยู่คอลัมน์ลงในวงจรที่อยู่ของชิป
• ข้อมูลที่อ่านได้จากเซลล์ไม่จำเป็นต้องถูกป้อนเข้าไปในบัฟเฟอร์เอาต์พุตหรือบัสข้อมูลเพื่อส่งไปยังซีพียู

เพื่อให้แน่ใจว่าแต่ละเซลล์ได้รับการรีเฟรชภายในช่วงเวลาที่กำหนด วงจรรีเฟรชจะต้องทำการรีเฟรชแต่ละแถวบนชิปภายในช่วงเวลาที่กำหนดนั้น

แม้ว่าในระบบยุคแรกๆ บางระบบไมโครโปรเซสเซอร์จะควบคุมการรีเฟรช โดยใช้ตัวจับเวลาเพื่อกระตุ้นการขัดจังหวะ เป็นระยะ ซึ่ง จะเรียกใช้ซับ รูทีนที่ทำการรีเฟรช แต่นั่นหมายความว่าไมโครโปรเซสเซอร์ไม่สามารถหยุดชั่วคราว ทำงานทีละขั้นตอน หรือเข้าสู่โหมด ประหยัดพลังงาน โดยไม่หยุดกระบวนการรีเฟรชและสูญเสียข้อมูลในหน่วยความจำ^{[ 6 ]}ดังนั้นในระบบสมัยใหม่ การรีเฟรชจึงถูกจัดการโดยวงจรในตัวควบคุมหน่วยความจำ^{[ 2 ]}ซึ่งอาจฝังอยู่ในชิปเอง ชิป DRAM พิเศษ เช่น pseudostatic RAM (PSRAM) มีวงจรรีเฟรชทั้งหมดอยู่บนชิป และทำงานเหมือนstatic RAMเท่าที่คอมพิวเตอร์ส่วนที่เหลือจะรับรู้^{[ 8 ]}

ไมโครโปรเซสเซอร์รุ่นแรกๆ บางรุ่น(เช่นZilog Z80 ) มีรีจิสเตอร์ภายในพิเศษที่สามารถส่งสัญญาณ Row Address Strobe (RAS) เพื่อรีเฟรชเซลล์หน่วยความจำแบบไดนามิก โดยค่าในรีจิสเตอร์จะเพิ่มขึ้นในแต่ละรอบการรีเฟรช นอกจากนี้ยังสามารถทำได้โดยใช้วงจรรวม อื่นๆ ที่ใช้งานอยู่แล้วในระบบ หากวงจรเหล่านั้นสร้างการเข้าถึงแบบวนรอบใน RAM อยู่แล้ว (เช่นMotorola 6845 ) ในซีพียูอย่าง Z80 การมีสัญญาณรีเฟรช RAS ถือเป็นจุดขายสำคัญเนื่องจากช่วยลดความซับซ้อนของการออกแบบฮาร์ดแวร์ ในที่นี้ สัญญาณรีเฟรช RAS จะถูกส่งสัญญาณโดยการรวมกันของสายแอดเดรสและสายควบคุมที่ไม่ซ้ำกันในช่วงรอบสัญญาณนาฬิกาที่ซ้ำซ้อนในการทำงาน (T-States) กล่าวคือ ในระหว่างการถอดรหัสและการประมวลผลคำสั่งเมื่ออาจไม่จำเป็นต้องใช้บัส แทนที่จะปล่อยให้บัสไม่ทำงานในช่วง T-States ดังกล่าว รีจิสเตอร์รีเฟรชจะถูกส่งผ่านบัสแอดเดรสพร้อมกับสัญญาณควบคุมเพื่อเปิดใช้งานวงจรรีเฟรช

ใน Z80 รุ่นแรกๆ การใช้ชิป RAM ขนาด 16 kB ที่มี 128 แถวอย่างแพร่หลาย และการขาดวิสัยทัศน์ ทำให้รีจิสเตอร์ R เพิ่มค่าได้เพียงช่วง 7 บิต (0–127, 128 แถว) บิตที่ 8 สามารถตั้งค่าได้โดยผู้ใช้ แต่จะไม่เปลี่ยนแปลงโดยการทำงานวนรอบภายใน เมื่อมีการพัฒนาชิป DRAM ขนาด 64 kbit ขึ้นไป (ที่มี 256 แถว) จำเป็นต้องสร้างวงจรหรือตรรกะเพิ่มเติมรอบๆ สัญญาณรีเฟรชเพื่อสร้างบิตที่ 8 ที่หายไปและป้องกันไม่ให้ข้อมูลในหน่วยความจำสูญหายหลังจากผ่านไปไม่กี่มิลลิวินาที ในบางบริบท สามารถใช้การขัดจังหวะและซอฟต์แวร์เพื่อเปลี่ยนบิตที่ 8 ในเวลาที่เหมาะสมและครอบคลุมช่วงทั้งหมดของรีจิสเตอร์ R (256 แถว) อีกวิธีหนึ่งซึ่งอาจเป็นสากลมากกว่า แต่ก็ซับซ้อนกว่าในแง่ของฮาร์ดแวร์ คือการใช้ชิปตัวนับ 8 บิต ซึ่งเอาต์พุตจะให้ที่อยู่ RAS รีเฟรชแทนรีจิสเตอร์ R สัญญาณรีเฟรชจากซีพียูถูกใช้เป็นสัญญาณนาฬิกาสำหรับตัวนับนี้ ส่งผลให้แถวหน่วยความจำเพิ่มขึ้นในแต่ละรอบการรีเฟรช เวอร์ชันต่อมาและโปรแกรมที่ได้รับอนุญาตให้ใช้งานแทนแกน Z80 ได้แก้ไขปัญหาการไม่รวมบิตที่ 8 ในรอบการทำงานอัตโนมัติ และซีพียูรุ่นใหม่ได้ขยายขีดความสามารถพื้นฐานดังกล่าวอย่างมาก เพื่อมอบโซลูชันแบบครบวงจรสำหรับการรีเฟรช DRAM

หน่วยความจำเสมือนคงที่ (PSRAM หรือ PSDRAM) เป็นหน่วยความจำแบบไดนามิกที่มีวงจรรีเฟรชและควบคุมแอดเดรสในตัวเพื่อให้ทำงานคล้ายกับ SRAM โดยผสมผสานความหนาแน่นสูงของ DRAM เข้ากับความสะดวกในการใช้งานของ SRAM ที่แท้จริง PSRAM (ผลิตโดย Numonyx) ใช้ใน Apple iPhone และระบบฝังตัวอื่นๆ^{[ 9 ]}

ส่วนประกอบ DRAM บางชนิดมีโหมดสแตนด์บายแบบรีเฟรชตัวเอง โหมดนี้มีไว้เพื่อให้ระบบสามารถระงับการทำงานของตัวควบคุม DRAM เพื่อประหยัดพลังงานโดยไม่สูญเสียข้อมูลที่เก็บไว้ใน DRAM ในขณะที่ PSRAM ช่วยให้สามารถทำงานได้โดยไม่ต้องมีตัวควบคุม DRAM แยกต่างหากMoSysจำหน่าย PSRAM แบบฝังตัวในชื่อ1T-SRAMในทางเทคนิคแล้วมันคือ DRAM แต่ทำงานคล้ายกับ SRAM และใช้ในเครื่องเล่น เกม GameCubeและWii

โดยปกติ วงจรรีเฟรชจะประกอบด้วยตัวนับรีเฟรชซึ่งมีที่อยู่ของแถวที่จะรีเฟรช ซึ่งใช้กับสายที่อยู่ แถวของชิป และตัวจับเวลาที่เพิ่มค่าตัวนับเพื่อเลื่อนไปตามแถว^{[ 5 ]}ตัวนับนี้อาจเป็นส่วนหนึ่งของวงจรควบคุมหน่วยความจำหรืออยู่บนชิปหน่วยความจำเอง มีการใช้กลยุทธ์การจัดตารางเวลาสองแบบ: ^{[ 6 ]}

• การรีเฟรชแบบต่อเนื่อง (Burst refresh ) – คือการดำเนินการรีเฟรชหลายรอบติดต่อกันจนกว่าข้อมูลทุกแถวจะได้รับการรีเฟรช จากนั้นจึงเข้าถึงหน่วยความจำตามปกติจนกว่าจะถึงเวลารีเฟรชครั้งต่อไป
• การรีเฟรชแบบกระจาย – รอบการรีเฟรชจะดำเนินการเป็นระยะๆ สลับกับการเข้าถึงหน่วยความจำ

การรีเฟรชแบบ Burst ส่งผลให้หน่วยความจำไม่พร้อมใช้งานเป็นเวลานาน ดังนั้นการรีเฟรชแบบกระจายจึงถูกนำมาใช้ในระบบสมัยใหม่ส่วนใหญ่^{[ 5 ]}โดยเฉพาะใน ระบบเรียลไทม์ ในการรีเฟรชแบบกระจาย ช่วง เวลาระหว่างรอบการรีเฟรชคือ

${\displaystyle {\text{ช่วงเวลาการรีเฟรช}}={\text{เวลาในการรีเฟรช}}/\,{\text{จำนวนแถว}}\,}$

ตัวอย่างเช่นDDR SDRAMมีเวลาการรีเฟรช 64 มิลลิวินาทีและ 8,192 แถว ดังนั้นช่วงเวลารอบการรีเฟรชจึงเท่ากับ 7.8 ไมโครวินาที^{[ 5 ] [ 10 ]}ในอุปกรณ์ DDRx รุ่นใหม่ รองรับเฉพาะตัวเลือกแบบกระจายเท่านั้น ในทางกลับกัน อุปกรณ์ LPDDRx ยังคงรองรับการรีเฟรชแบบเบิร์สต์^{[ 11 ]}

DRAM แบบอะซิงโครนัสมีวิธีการรีเฟรชมาตรฐานสามวิธี โดยเลือกตามรูปแบบสัญญาณที่แตกต่างกันบนสายเลือกคอลัมน์ (CAS) และสายเลือกแถว (RAS): ^{[ 6 ]}

• การรีเฟรชเฉพาะ RAS – ในโหมดนี้ ที่อยู่ของแถวที่จะรีเฟรชจะได้รับจากสายบัสแอดเดรส ซึ่งโดยทั่วไปสร้างขึ้นโดยตัวนับภายนอกในตัวควบคุมหน่วยความจำ
• การรีเฟรชแบบ CAS-before-RAS (CBR) – ในโหมดนี้ ตัวนับบนชิปจะติดตามแถวที่จะรีเฟรช และวงจรภายนอกจะเริ่มต้นรอบการรีเฟรชเท่านั้น^{[ 5 ]}โหมดนี้ใช้พลังงานน้อยกว่าเนื่องจากบัฟเฟอร์บัสที่อยู่หน่วยความจำไม่จำเป็นต้องได้รับพลังงาน โหมดนี้ใช้ในคอมพิวเตอร์สมัยใหม่ส่วนใหญ่
• การรีเฟรชแบบซ่อน – นี่คือเวอร์ชันทางเลือกของรอบการรีเฟรช CBR ซึ่งสามารถรวมเข้ากับรอบการอ่านหรือการเขียนก่อนหน้าได้^{[ 5 ]}การรีเฟรชจะทำแบบขนานในระหว่างการถ่ายโอนข้อมูล ซึ่งช่วยประหยัดเวลา

DRAM แบบซิงโครนัสจะสุ่มตัวอย่างสัญญาณคำสั่งและแอดเดรสที่ขอบของสัญญาณนาฬิกา โหมดการรีเฟรชมีดังนี้: ^{[ 11 ]}

• การรีเฟรชอัตโนมัติ (AR) เป็นรูปแบบหนึ่งของการรีเฟรชแบบ CBR ชิป DRAM ใช้ตัวนับการรีเฟรชภายในเพื่อวนรอบแถวทั้งหมด ตัวควบคุมจำเป็นต้องออกคำสั่ง AR ในช่วงเวลาที่กำหนดเท่านั้น การรีเฟรชอัตโนมัติต้องการพลังงานจำนวนมากทั้งสำหรับการรีเฟรชและส่วนประกอบที่ไม่เกี่ยวข้อง เช่นวงจรหน่วงเวลาล็อก ของ DRAM ต่างจากอุปกรณ์ DDRx อุปกรณ์ LPDDRx อนุญาตให้รีเฟรชอัตโนมัติแบบเลือกเฉพาะต่อแบงค์ ได้มากขึ้น เพื่อประหยัดพลังงาน
• โหมดรีเฟรชตัวเอง (Self-refresh หรือ SR) เป็นโหมดประหยัดพลังงานสำหรับสถานการณ์ต่างๆ เช่นโหมดพักเครื่อง ชิปจะหยุดใช้สัญญาณนาฬิกาภายนอกผ่านวงจรล็อคดีเลย์ (delay-locked loop) และปิดการทำงานของพิน I/O ทั้งหมด ออสซิลเลเตอร์ ภายในชิป จะสร้างรอบการรีเฟรชภายในเพื่อรักษาข้อมูลไว้

เศษส่วนของเวลาที่หน่วยความจำใช้ในการรีเฟรช หรือโอเวอร์เฮดการรีเฟรช สามารถคำนวณได้จากเวลาของระบบ: ^{[ 12 ]}

${\displaystyle {\text{ค่าใช้จ่ายในการรีเฟรช}}={\frac {\text{เวลาที่ใช้ในการรีเฟรช}}{\text{ช่วงเวลาการรีเฟรช}}}\,}$

ตัวอย่างเช่น ชิป SDRAM มี 2 ¹³ =8,192 แถว ช่วงเวลาการรีเฟรช 64 มิลลิวินาที บัสหน่วยความจำทำงานที่ 133 เมกะเฮิร์ตซ์ และรอบการรีเฟรชใช้เวลา 4 รอบสัญญาณนาฬิกา^{[ 12 ]}เวลาสำหรับรอบการรีเฟรชคือ^{[ 12 ]}

${\displaystyle {\text{ความยาวของรอบการรีเฟรช}}=4/f={\frac {4}{1.33(10^{8})\,{\text{Hz}}}}=30\,{\text{ns}}\,}$

${\displaystyle {\text{เวลาที่ใช้ในการรีเฟรช}}=({\text{ความยาวของรอบการรีเฟรช}})({\text{แถว}})=(30\,{\text{ns}})(8192)=0.246\,{\text{ms}}\,}$

${\displaystyle {\text{ค่าใช้จ่ายในการรีเฟรช}}={\frac {0.246\,{\text{มิลลิวินาที}}}{64\,{\text{มิลลิวินาที}}}}=.0038\,}$

ดังนั้น เวลาที่ใช้ในรอบการรีเฟรชของชิปหน่วยความจำจะมีน้อยกว่า 0.4% ในชิป SDRAM หน่วยความจำในแต่ละชิปจะถูกแบ่งออกเป็นแบงค์ ซึ่งจะได้รับการรีเฟรชแบบขนาน ทำให้ประหยัดเวลาได้มากขึ้น ดังนั้น จำนวนรอบการรีเฟรชที่ต้องการจึงเท่ากับจำนวนแถวในแบงค์เดียว ตามที่ระบุไว้ในข้อกำหนด ซึ่งในชิปรุ่นปี 2012 ได้ถูกกำหนดไว้ที่ 8,192 แถว

ช่วงเวลาสูงสุดระหว่างการดำเนินการรีเฟรชได้รับการกำหนดมาตรฐานโดยJEDECสำหรับเทคโนโลยี DRAM แต่ละประเภท และระบุไว้ในข้อกำหนดชิปของผู้ผลิต โดยปกติจะอยู่ในช่วงมิลลิวินาทีสำหรับ DRAM และไมโครวินาทีสำหรับeDRAMสำหรับชิป DDR2 SDRAM จะอยู่ที่ 64 มิลลิวินาที^{[ 13 ] : 20} ช่วงเวลารีเฟรชสูงสุดขึ้นอยู่กับอัตราส่วนของประจุที่เก็บไว้ในตัวเก็บประจุของเซลล์หน่วยความจำต่อกระแสรั่วไหล เนื่องจากกระแสรั่วไหลในเซมิคอนดักเตอร์เพิ่มขึ้นตามอุณหภูมิ ช่วงเวลารีเฟรชจึงต้องลดลงที่อุณหภูมิสูง ชิป DDR2 SDRAM มีโครงสร้างรีเฟรชที่ชดเชยอุณหภูมิ ช่วงเวลารีเฟรชต้องลดลงครึ่งหนึ่งเมื่ออุณหภูมิเคสชิปเกิน 85 °C (185 °F) ^{[ 13 ] : 49} แม้ว่ารูปทรงเรขาคณิตของตัวเก็บประจุจะเล็กลงในแต่ละรุ่นของชิปหน่วยความจำใหม่ ทำให้ประจุที่เก็บไว้ลดลง แต่ช่วงเวลารีเฟรชสำหรับ DRAM ก็เพิ่มขึ้น จาก 8 มิลลิวินาทีสำหรับชิป 1 ล้านพิกเซล, 32 มิลลิวินาทีสำหรับชิป 16 ล้านพิกเซล ไปจนถึง 64 มิลลิวินาทีสำหรับชิป 256 ล้านพิกเซล ช่วงเวลาการรีเฟรชที่ยาวขึ้นหมายความว่าสัดส่วนของเวลาของอุปกรณ์ที่ใช้ไปกับการรีเฟรชจะน้อยลง ทำให้มีเวลาเหลือมากขึ้นสำหรับการเข้าถึงหน่วยความจำ การปรับปรุงนี้เกิดขึ้นได้ส่วนใหญ่จากการลดการรั่วไหลของข้อมูล

ความคงอยู่จริงของค่าประจุที่อ่านได้และข้อมูลในเซลล์หน่วยความจำ DRAM ส่วนใหญ่จะยาวนานกว่าช่วงเวลาการรีเฟรชมากถึง 1–10 วินาที^{[ 14 ]}อย่างไรก็ตาม กระแสรั่วไหลของทรานซิสเตอร์จะแตกต่างกันอย่างมากระหว่างเซลล์หน่วยความจำต่างๆ บนชิปเดียวกันเนื่องจากความแปรผันของกระบวนการ เพื่อให้แน่ใจว่าเซลล์หน่วยความจำทั้งหมดได้รับการรีเฟรชก่อนที่จะสูญเสียบิตแม้แต่บิตเดียว ผู้ผลิตจึงต้องกำหนดเวลาการรีเฟรชให้สั้นลงอย่างระมัดระวัง^{[ 15 ]}

การรีเฟรช DRAM บ่อยครั้งนี้ใช้พลังงานหนึ่งในสามของพลังงานทั้งหมดที่ อุปกรณ์ อิเล็กทรอนิกส์พลังงานต่ำ ใช้ ในโหมดสแตนด์บาย นักวิจัยได้เสนอแนวทางหลายประการเพื่อยืดเวลาการใช้งานแบตเตอรี่ระหว่างการชาร์จโดยการลดอัตราการรีเฟรช รวมถึงการรีเฟรชที่ชดเชยอุณหภูมิ (TCR) และการจัดวางที่คำนึงถึงการเก็บรักษาใน DRAM (RAPID) การทดลองแสดงให้เห็นว่าในชิป DRAM ทั่วไป มีเพียงเซลล์ที่อ่อนแอเพียงไม่กี่เซลล์เท่านั้นที่ต้องการช่วงเวลาการรีเฟรชที่แย่ที่สุด 64 มิลลิวินาที^{[ 16 ]}และถึงกระนั้นก็เฉพาะที่ช่วงอุณหภูมิสูงสุดที่กำหนดไว้เท่านั้น ที่อุณหภูมิห้อง (เช่น 24 °C (75 °F)) เซลล์ที่อ่อนแอเหล่านั้นจำเป็นต้องรีเฟรชทุกๆ 500 มิลลิวินาทีเพื่อให้ทำงานได้อย่างถูกต้อง หากระบบสามารถหลีกเลี่ยงการใช้หน้าที่อ่อนแอที่สุด 1% ได้ DRAM ทั่วไปจะต้องรีเฟรชเพียงครั้งเดียวต่อวินาที แม้ที่ 70 °C (158 °F) เพื่อให้หน้าที่เหลืออีก 99% ทำงานได้อย่างถูกต้อง การทดลองบางอย่างรวมเทคนิคเสริมทั้งสองนี้เข้าด้วยกัน ทำให้การทำงานถูกต้องที่อุณหภูมิห้องในช่วงเวลารีเฟรช 10 วินาที^{[ 16 ]}

สำหรับแอปพลิเคชันที่ทนต่อข้อผิดพลาด (เช่น แอปพลิเคชันกราฟิก) การรีเฟรชข้อมูลที่ไม่สำคัญที่จัดเก็บใน DRAM หรือ eDRAM ในอัตราที่ต่ำกว่าระยะเวลาการเก็บรักษาจะช่วยประหยัดพลังงานโดยมีการสูญเสียคุณภาพเพียงเล็กน้อย ซึ่งเป็นตัวอย่างของการคำนวณโดยประมาณ^{[ 17 ] [ 18 ]}

ในหน่วยความจำแบบเข้าถึงโดยสุ่มแบบคงที่ (SRAM) ซึ่งเป็นหน่วยความจำเซมิคอนดักเตอร์อีกประเภทหนึ่ง ข้อมูลไม่ได้ถูกจัดเก็บในรูปของประจุบนตัวเก็บประจุ แต่ในวงจรแบบสองสถานะดังนั้น SRAM จึงไม่จำเป็นต้องรีเฟรช หน่วยความจำพื้นฐานทั้งสองประเภทมีข้อดีและข้อเสีย หน่วยความจำแบบคงที่สามารถถือได้ว่าถาวรในขณะที่เปิดใช้งาน กล่าวคือ เมื่อเขียนข้อมูลแล้ว หน่วยความจำจะคงอยู่จนกว่าจะมีการเปลี่ยนแปลงโดยเฉพาะ ดังนั้นการใช้งานจึงมักจะง่ายในแง่ของการออกแบบระบบ อย่างไรก็ตาม โครงสร้างภายในของเซลล์ SRAM แต่ละเซลล์ต้องใช้ทรานซิสเตอร์หกตัว เมื่อเทียบกับทรานซิสเตอร์เพียงตัวเดียวที่จำเป็นสำหรับเซลล์ DRAM ดังนั้นความหนาแน่นของ SRAM จึงต่ำกว่ามากและราคาต่อบิตจึงสูงกว่า DRAM มาก

เทคโนโลยีหน่วยความจำคอมพิวเตอร์ยุคแรกๆ หลายอย่างก็ต้องการกระบวนการเป็นระยะๆ ที่มีวัตถุประสงค์คล้ายกับการรีเฟรชหน่วยความจำหลอดวิลเลียมส์มีความคล้ายคลึงมากที่สุด เนื่องจากเช่นเดียวกับ DRAM มันเป็นหน่วยความจำแบบคาปาซิทีฟโดยพื้นฐาน ซึ่งค่าที่เก็บไว้สำหรับแต่ละบิตจะค่อยๆ เสื่อมลงหากไม่ได้รับการรีเฟรช

ในหน่วยความจำแบบแกนแม่เหล็กเซลล์หน่วยความจำแต่ละเซลล์สามารถเก็บข้อมูลได้ตลอดไปแม้จะปิดเครื่องแล้ว แต่การอ่านข้อมูลจากเซลล์หน่วยความจำใดๆ จะลบข้อมูลในเซลล์นั้นทิ้งไป ดังนั้นตัวควบคุมหน่วยความจำจึงมักเพิ่มรอบการรีเฟรชหลังจากการอ่าน แต่ละครั้ง เพื่อสร้างภาพลวงตาของการอ่านที่ไม่ทำลายข้อมูล คอมพิวเตอร์ยุคแรกๆ บางเครื่องใช้ รอบ การอ่าน-แก้ไข-เขียน แบบอะตอมิก ( รวมการอ่านและการเขียนเข้ากับการแก้ไข ) สำหรับการเพิ่มและลดค่า

หน่วยความจำแบบดีเลย์ไลน์ต้องการการรีเฟรชอย่างต่อเนื่อง เนื่องจากข้อมูลถูกจัดเก็บในรูปของสัญญาณในสายส่งในกรณีนี้ อัตราการรีเฟรชจะเทียบได้กับเวลาในการเข้าถึง หน่วยความ จำ

หน่วยความจำแฟลช NANDอาจต้องการการรีเฟรชหน่วยความจำรูปแบบหนึ่งเพื่อตรวจจับและแก้ไข ข้อผิดพลาด ECCโดยเฉพาะอย่างยิ่งหากหน่วยความจำไม่ได้เปิดใช้งานเป็นเวลานาน^{[ 19 ]}

• การโจมตีแบบ Cold boot
• การล้างหน่วยความจำ
• ค้อนแถว