เอ็มซีเอสที อาร์1000

ต้นแบบ FPGA MCST R1000
ข้อมูลทั่วไป
เปิดตัว	2010  ( 2010 ) [ 1 ]
ออกแบบโดย	เอ็มซีเอสที
ผู้ผลิตทั่วไป	ทีเอสเอ็มซี
ผลงาน
ความเร็วสัญญาณนาฬิกาCPU สูงสุด	750 เมกะเฮิร์ตซ์ถึง 1 กิกะเฮิร์ตซ์
ความเร็วFSB	2 Gbps
ข้อกำหนดทางกายภาพ
แกนกลาง	4
บรรจุุภัณฑ์	FPGA
แคช
แคช L1	48 KB
แคช L2	2 MB
สถาปัตยกรรมและการจำแนกประเภท
แอปพลิเคชัน	ฝังตัว
โหนดเทคโนโลยี	100 มม.²
ชุดคำสั่ง	SPARC V9
ประวัติศาสตร์
ผู้มาก่อน	เอ็มซีเอสที-อาร์500เอส
ผู้สืบทอด	เอ็มซีเอสที-อาร์2000

MCST R1000 ( ภาษารัสเซีย: МЦСТ R1000 ) เป็น ไมโครโปรเซสเซอร์ 64 บิต^ที่พัฒนาโดยศูนย์เทคโนโลยี SPARC แห่งมอสโก (MCST)และผลิตโดยMCST [ ^{2 ]}

ในระหว่างการพัฒนา ไมโครโปรเซสเซอร์นี้ได้รับการกำหนดชื่อเป็นMCST- 4R ^{[ 1 ]}

• ใช้สถาปัตยกรรมชุดคำสั่ง (ISA) SPARC V9
• ควอดคอร์
• ข้อกำหนดหลัก:
  • ตามลำดับ ปัญหาคู่ซูเปอร์สเกลาร์
  • ไปป์ไลน์จำนวนเต็ม 7 ขั้นตอน
  • ไปป์ไลน์จุดลอยตัว 9 ขั้นตอน
  • ส่วนขยาย VIS 1 และ 2
  • หน่วยคูณสะสม
  • แคชคำสั่ง L1 ขนาด 16 KB (พร้อม ระบบป้องกัน พาริตี้ )
  • แคชข้อมูล L1 ขนาด 32 KB (พร้อม ระบบป้องกัน พาริตี้ )
  • ขนาด 7.6  มม. ²
• แคช L2 ขนาด 2MB ที่ใช้ร่วมกัน ( มีการป้องกัน ECC )
• ตัวควบคุมหน่วยความจำแบบรวม
• ตัวควบคุมccNUMAแบบบูรณาการ
• อัตราความเร็วสัญญาณนาฬิกา 1  GHz
• กระบวนการ 90 นาโนเมตร
• ขนาดแม่พิมพ์ 128  มม. ²
• ทรานซิสเตอร์ประมาณ 150 ล้านตัว
• การใช้พลังงาน 15 วัตต์