การสร้างลวดลายหลายชั้น (หรือการสร้างลวดลายหลายแบบ ) เป็นเทคโนโลยีประเภทหนึ่งสำหรับการผลิตวงจรรวม (IC) ซึ่งพัฒนาขึ้นสำหรับ กระบวนการ โฟโตลิโทกราฟีเพื่อเพิ่มความหนาแน่นของลวดลาย คาดว่าจะเป็นสิ่งจำเป็นสำหรับกระบวนการผลิตเซมิคอนดักเตอร์ขนาด 10 นาโนเมตรและ 7 นาโนเมตร และสูงกว่านั้น หลักการคือ การฉายแสงลิโทกราฟีเพียงครั้งเดียวอาจไม่เพียงพอที่จะให้ความละเอียดที่เพียงพอ ดังนั้นจึงจำเป็นต้องมีการฉายแสงเพิ่มเติม หรืออาจจำเป็นต้องใช้การจัดวางลวดลายโดยใช้ผนังด้านข้างของลวดลายที่กัดเซาะ (โดยใช้ตัวเว้นระยะ)

แม้ว่าการเปิดรับแสงเพียงครั้งเดียวจะมีความละเอียดเพียงพอ แต่ก็มีการใช้มาสก์เพิ่มเติมเพื่อคุณภาพการสร้างลวดลายที่ดีขึ้น เช่น โดยIntelสำหรับการตัดเส้นที่โหนด 45 นาโนเมตร^{[ 1 ]}หรือTSMCที่โหนด 28 นาโนเมตร^{[ 2 ]}แม้แต่สำหรับลิโทกราฟีด้วยลำแสงอิเล็กตรอนการเปิดรับแสงเพียงครั้งเดียวก็ดูเหมือนจะไม่เพียงพอที่ระยะพิทช์ครึ่งหนึ่งประมาณ 10 นาโนเมตร จึงต้องใช้การสร้างลวดลายสองครั้ง^{[ 3 ] [ 4 ]}

การพิมพ์หินแบบสองชั้นได้รับการสาธิตครั้งแรกในปี พ.ศ. 2526 โดย DC Flanders และ NN Efremow ^{[ 5 ]}ตั้งแต่นั้นมา เทคนิคการพิมพ์หินแบบสองชั้นหลายเทคนิคได้รับการพัฒนาขึ้น เช่น การพิมพ์หินแบบสองชั้นแบบจัดแนวด้วยตนเอง (SADP) และวิธีการพิมพ์หินแบบสองชั้นเพียงอย่างเดียว^{[ 6 ] [ 7 ]}

การสร้างลวดลายคู่แบบพิทช์ได้รับการบุกเบิกโดยGurtej Singh SandhuจากMicron Technologyในช่วงทศวรรษ 2000 ซึ่งนำไปสู่การพัฒนา หน่วยความจำ แฟลช NANDระดับ30 นาโนเมตรตั้งแต่นั้นมา การสร้างลวดลายหลายชั้นได้รับการนำไปใช้อย่างกว้างขวางโดยผู้ผลิตหน่วยความจำแฟลช NAND และหน่วยความจำเข้าถึงแบบสุ่มทั่วโลก^{[ 8 ] [ 9 ]}

มีหลายสถานการณ์ที่ทำให้จำเป็นต้องใช้รูปแบบหลายแบบ

กรณีที่เห็นได้ชัดที่สุดที่ต้องใช้การสร้างลวดลายหลายชั้นคือเมื่อระยะห่างของคุณลักษณะต่ำกว่าขีดจำกัดความละเอียดของระบบการฉายภาพแบบออปติคอล สำหรับระบบที่มีรูรับแสงเชิงตัวเลข NA และความยาวคลื่น λ ระยะห่างใดๆ ที่ต่ำกว่า 0.5 λ/NA จะไม่สามารถแยกแยะได้ในการฉายแสงเวเฟอร์เพียงครั้งเดียว ขีดจำกัดความละเอียดอาจเกิดจากผลกระทบแบบสุ่ม เช่นในกรณีของEUVดังนั้น ความกว้างของเส้น 20 นาโนเมตรยังคงต้องใช้การสร้างลวดลาย EUV สองชั้น เนื่องจากมีข้อบกพร่องมากขึ้นที่ระยะห่างที่มากขึ้น^{[ 10 ]}

เป็นที่ทราบกันดีว่ารูปแบบสองมิติที่มีความหนาแน่นสูง ซึ่งเกิดจากการแทรกสอดของลำแสงสองหรือสามลำในทิศทางเดียว เช่น ในการส่องสว่างแบบควอดรูโพลหรือ QUASAR นั้น มีแนวโน้มที่จะเกิดการโค้งมนอย่างมาก โดยเฉพาะที่ส่วนโค้งและมุม^{[ 11 ] [ 12 ] [ 13 ]}รัศมีของการโค้งมนที่มุมนั้นใหญ่กว่าระยะห่างขั้นต่ำ (~0.7 λ/NA) ^{[ 14 ]}ซึ่งส่งผลให้เกิดจุดร้อนสำหรับขนาดคุณลักษณะที่ ~0.4 λ/NA หรือเล็กกว่า^{[ 15 ]}ด้วยเหตุนี้ จึงเป็นประโยชน์ที่จะกำหนดรูปแบบเส้นก่อน จากนั้นจึงตัดส่วนต่างๆ จากเส้นเหล่านั้นตามความเหมาะสม^{[ 16 ]}ซึ่งต้องใช้การเปิดรับแสงเพิ่มเติม รูปทรงที่ตัดออกมาเองอาจเป็นทรงกลม ซึ่งต้องใช้ความแม่นยำในการวางตำแหน่งสูง^{[ 16 ] [ 17 ] [ 18 ]}

การปัดปลายเส้นทำให้เกิดการแลกเปลี่ยนระหว่างการลดความกว้างของเส้น (เช่น ความกว้างของปลายเส้น) และการลดช่องว่างระหว่างปลายเส้นที่หันหน้าเข้าหากัน เมื่อความกว้างของเส้นลดลง รัศมีของปลายเส้นก็จะลดลง เมื่อปลายเส้นมีขนาดเล็กกว่าฟังก์ชันการกระจายจุด (k ₁ ~0.6–0.7) ปลายเส้นจะดึงกลับโดยธรรมชาติ^{[ 19 ]}ทำให้ช่องว่างระหว่างปลายเส้นที่หันหน้าเข้าหากันเพิ่มขึ้น ฟังก์ชันการกระจายจุดยังจำกัดระยะทางที่สามารถแยกแยะได้ระหว่างจุดศูนย์กลางของปลายเส้น (จำลองเป็นวงกลม) ซึ่งนำไปสู่การแลกเปลี่ยนระหว่างการลดความกว้างของเซลล์และการลดความสูงของเซลล์ การแลกเปลี่ยนนี้จะถูกหลีกเลี่ยงโดยการเพิ่มหน้ากากตัด/เล็ม (ดูการอภิปรายด้านล่าง) ^{[ 20 ]}ดังนั้น สำหรับโหนด 7 นาโนเมตรที่กำหนดเป้าหมายด้วย EUV ซึ่งมีความกว้างเส้นโลหะ 18 นาโนเมตร (k ₁ =0.44 สำหรับ λ=13.5 นาโนเมตร, NA=0.33) ช่องว่างปลายเส้นที่น้อยกว่า 25 นาโนเมตร (k ₁ =0.61) หมายความว่าการสร้างลวดลาย EUV เพียงครั้งเดียวไม่เพียงพอ จำเป็นต้องมีการเปิดรับแสงตัดครั้งที่สอง

เมื่อรูปแบบประกอบด้วยขนาดคุณลักษณะที่ใกล้เคียงกับขีดจำกัดความละเอียด เป็นเรื่องปกติที่การจัดเรียงคุณลักษณะที่แตกต่างกันจะต้องใช้แสงสว่างเฉพาะเพื่อให้สามารถพิมพ์ได้^{[ 21 ]}

ตัวอย่างพื้นฐานที่สุดคือเส้นหนาแน่นแนวนอนเทียบกับเส้นแนวตั้ง (ครึ่งพิทช์ < 0.35 λ/NA) โดยแบบแรกต้องการการส่องสว่างแบบไดโพลทิศเหนือ-ใต้ ในขณะที่แบบหลังต้องการการส่องสว่างแบบไดโพลทิศตะวันออก-ตะวันตก หากใช้ทั้งสองประเภท (เรียกอีกอย่างว่าครอสควอดรูโพล C-Quad) ไดโพลที่ไม่เหมาะสมจะทำให้ภาพของการวางแนวเส้นนั้นเสื่อมลง^{[ 22 ]}พิทช์ที่ใหญ่ขึ้นถึง λ/NA สามารถรองรับทั้งเส้นแนวนอนและแนวตั้งได้ด้วยการส่องสว่างแบบควอดรูโพลหรือ QUASAR แต่คุณลักษณะที่เว้นระยะห่างในแนวทแยงและคุณลักษณะข้อศอกจะเสื่อมลง^{[ 23 ] [ 24 ]}

ในDRAMอาร์เรย์และส่วนรอบนอกจะถูกเปิดเผยภายใต้ สภาวะ การส่องสว่าง ที่แตกต่างกัน ตัวอย่างเช่น อาร์เรย์อาจถูกเปิดเผยด้วยการส่องสว่างแบบไดโพล ในขณะที่ส่วนรอบนอกอาจใช้การส่องสว่างแบบวงแหวน^{[ 25 ]}สถานการณ์นี้ใช้ได้กับชุดรูปแบบใดๆ (ครึ่งพิตช์ < 0.5 λ/NA) ที่มีพิตช์ต่างกันหรือการจัดเรียงคุณลักษณะต่างกัน เช่น อาร์เรย์สี่เหลี่ยมผืนผ้าเทียบกับอาร์เรย์แบบสลับ^{[ 26 ] [ 27 ] [ 25 ] [ 28 ]}รูปแบบแต่ละแบบสามารถแยกแยะได้ แต่ไม่สามารถใช้การส่องสว่างแบบเดียวพร้อมกันสำหรับทุกรูปแบบได้ พิตช์ขั้นต่ำอาจต้องการการส่องสว่างที่เป็นอันตรายต่อพิตช์ขั้นต่ำสองเท่าที่มีการเบลอ^{[ 29 ] [ 30 ]}

การรวมคุณลักษณะทั้งแบบแยกเดี่ยวและแบบหนาแน่นถือเป็นตัวอย่างที่รู้จักกันดีของการสร้างรูปแบบหลายระยะห่าง คุณลักษณะช่วยเหลือความละเอียดต่ำกว่า (SRAFs) ได้รับการออกแบบมาเพื่อช่วยให้สามารถสร้างรูปแบบคุณลักษณะแบบแยกเดี่ยวเมื่อใช้การส่องสว่างที่ปรับแต่งสำหรับคุณลักษณะแบบหนาแน่น อย่างไรก็ตาม ไม่สามารถครอบคลุมช่วงระยะห่างทั้งหมดได้ โดยเฉพาะอย่างยิ่ง คุณลักษณะกึ่งหนาแน่นอาจไม่สามารถรวมได้ง่าย^{[ 31 ] [ 32 ]}

สำหรับกรณีเฉพาะของอาร์เรย์รู (ระยะห่างครึ่งหนึ่งขั้นต่ำ < 0.6 λ/NA) กรณีที่รู้จักกันดีสามกรณีต้องใช้การส่องสว่างที่แตกต่างกันโดยสิ้นเชิงสามแบบ อาร์เรย์ปกติโดยทั่วไปต้องใช้การส่องสว่างแบบ Quasar ในขณะที่อาร์เรย์เดียวกันที่หมุน 45 องศาจะส่งผลให้เกิดอาร์เรย์แบบตารางหมากรุกซึ่งต้องใช้การส่องสว่างแบบ C-quad ^{[ 28 ]}แตกต่างจากทั้งสองกรณี อาร์เรย์ที่มีสมมาตรใกล้เคียงกับรูปสามเหลี่ยมหรือหกเหลี่ยมต้องใช้การส่องสว่างแบบ hexapole ^{[ 33 ]}

บางครั้งรูปแบบคุณลักษณะโดยธรรมชาติจะมีระยะห่างมากกว่าหนึ่งระยะ และยิ่งไปกว่านั้น ระยะห่างเหล่านี้ไม่เข้ากันในระดับที่การส่องสว่าง ไม่ สามารถสร้างภาพระยะห่างทั้งสองได้อย่างน่าพอใจพร้อมกัน ตัวอย่างทั่วไปอีกครั้งจาก DRAM คือรูปแบบอิฐที่กำหนดพื้นที่ใช้งานของอาร์เรย์^{[ 34 ] [ 35 ]}นอกเหนือจากระยะห่างแคบของพื้นที่ใช้งานแล้ว ยังมีระยะห่างระหว่างการแยกหรือรอยแตกของพื้นที่ใช้งาน ซึ่งแตกต่างจากระยะห่างแคบในทิศทางเดียวกัน เมื่อระยะห่างแคบ < λ/NA (แต่ยังคง > 0.5 λ/NA) จะไม่สามารถสร้างภาพพร้อมกันกับระยะห่างสองเท่าได้เนื่องจากข้อจำกัดด้านโฟกัสของระยะห่างสองเท่า การกัดแบบเลือกพร้อมกับ SADP หรือ SAQP (ที่จะอธิบายต่อไป) เป็นแนวทางที่ดีที่สุดในปัจจุบันเพื่อให้ได้รูปแบบระยะห่างทั้งสองพร้อมกัน^{[ 36 ]}

รูปแบบการรบกวนแบบสองลำแสง (ครึ่งระยะห่าง <0.5 λ/NA) ก่อให้เกิดชุดของเส้นที่มีระยะห่างสม่ำเสมอ การขาดตอนของเส้นดังกล่าว เช่น รูปแบบอิฐ เป็นการเบี่ยงเบนจากรูปแบบการรบกวน โดยทั่วไปการขาดตอนดังกล่าวจะไม่ครอบงำรูปแบบ และจึงเป็นการเบี่ยงเบนเล็กน้อย การเบี่ยงเบนเหล่านี้ไม่เพียงพอที่จะชดเชยการรบกวนแบบเสริมหรือแบบหักล้างของรูปแบบเส้นปกติพื้นฐานได้อย่างสมบูรณ์ มักจะส่งผลให้เกิดไซด์โลบ^{[ 37 ] [ 38 ]}ช่องว่างปลายเส้นสามารถเชื่อมต่อได้ง่ายภายใต้การส่องสว่างแบบไดโพล^{[ 39 ]}ดังนั้นจึงจำเป็นต้องมีการเปิดรับแสงหน้ากากอีกครั้ง (โดยทั่วไปเรียกว่าหน้ากากตัด) เพื่อทำลายรูปแบบเส้นให้แข็งแกร่งยิ่งขึ้น

การนำรูปแบบหลายแบบมาใช้ในยุคแรกสุดเกี่ยวข้องกับการตัดเส้น ซึ่งเกิดขึ้นครั้งแรกกับโหนด 45 นาโนเมตรของ Intel สำหรับระยะห่างเกต 160 นาโนเมตร^{[ 40 ]}การใช้มาสก์ที่สองเพื่อตัดเส้นที่กำหนดโดยมาสก์แรกไม่ได้ช่วยเพิ่มความหนาแน่นของคุณลักษณะโดยตรง แต่ช่วยให้สามารถกำหนดคุณลักษณะ เช่น รูปแบบอิฐ ซึ่งอิงตามเส้นที่เว้นระยะห่างขั้นต่ำ โดยเฉพาะอย่างยิ่งเมื่อเส้นอยู่ใกล้ขีดจำกัดความละเอียดและสร้างขึ้นโดยการรบกวนของลำแสงสองลำที่กล่าวถึงข้างต้น การรบกวนของลำแสงสองลำยังคงครอบงำรูปแบบการเลี้ยวเบน^{[ 37 ]}ในความเป็นจริง หากไม่มีการเปิดรับแสงตัดแยกต่างหาก ช่องว่างระหว่างปลายของเส้นระยะห่างขั้นต่ำจะมีขนาดใหญ่เกินไป^{[ 41 ] [ 42 ]}ซึ่งเป็นผลมาจากการปัดเศษที่เกิดจากความถี่เชิงพื้นที่ที่ลดลง^{[ 43 ]}

รูปทรงที่ตัดเส้นนั้นเองก็อาจเกิดการโค้งมนได้ การโค้งมนนี้สามารถลดลงได้ด้วยการส่องสว่างที่เหมาะสม^{[ 44 ]}แต่ไม่สามารถกำจัดออกไปได้อย่างสมบูรณ์

เมื่อใช้หน้ากากตัวที่สองเพื่อตัดเส้น ต้องพิจารณาการซ้อนทับที่สัมพันธ์กับหน้ากากตัวแรก มิฉะนั้นอาจเกิดข้อผิดพลาดในการวางขอบ (EPE) หากระยะห่างของเส้นอยู่ใกล้ขีดจำกัดความละเอียด รูปแบบการตัดเองอาจมีปัญหาในการสร้างภาพ เนื่องจากปริมาณรังสีที่ลดลงหรือหน้าต่างโฟกัส ความแปรปรวนแบบสุ่มของ EUV ทำให้เกิดรูปร่างแบบสุ่มของการตัด^{[ 45 ]}ในกรณีนี้ จะต้องใช้หน้ากากตัดมากกว่าหนึ่งอัน หรือมิฉะนั้นการตัดจะต้องขยายไปมากกว่าหนึ่งเส้น การตัดเส้นแบบจัดแนวเอง (ที่จะกล่าวถึงต่อไป) อาจเป็นตัวเลือกที่เหมาะสมกว่า

วิธีการสร้างลวดลายหลายชั้นในยุคแรกสุดนั้นเกี่ยวข้องกับการแบ่งลวดลายออกเป็นสองหรือสามส่วน โดยแต่ละส่วนสามารถประมวลผลได้ตามปกติ และนำลวดลายทั้งหมดมารวมกันในชั้นสุดท้าย วิธีนี้บางครั้งเรียกว่าการแบ่งระยะห่าง (pitch splitting ) เนื่องจากไม่สามารถสร้างภาพลวดลายสองส่วนที่แยกจากกันด้วยระยะห่างหนึ่งช่วงได้ ดังนั้นจึงสามารถสร้างภาพลวดลายเฉพาะส่วนที่ข้ามไปได้ในแต่ละครั้ง วิธีนี้เรียกอีกอย่างว่า "LELE" (Litho-Etch-Litho-Etch) วิธีนี้ถูกนำมาใช้กับเทคโนโลยีการผลิตขนาด 20 นาโนเมตรและ 14 นาโนเมตร ต้นทุนที่เพิ่มขึ้นจากการฉายแสงพิเศษนั้นเป็นที่ยอมรับได้ เนื่องจากมีเพียงไม่กี่ชั้นที่สำคัญเท่านั้นที่ต้องการการฉายแสงเพิ่มเติม ปัญหาที่สำคัญกว่าคือผลกระทบจากข้อผิดพลาดในการจัดตำแหน่งระหว่างลวดลาย (การซ้อนทับ) ดังนั้น วิธีการสร้างภาพด้านข้างแบบจัดตำแหน่งเอง (อธิบายด้านล่าง) จึงเข้ามาแทนที่วิธีนี้

วิธีการสร้างร่องแบบ "ใช้กำลังทั้งหมด" นั้นเกี่ยวข้องกับการฉายแสงและการกัดเซาะอย่างน้อยสองครั้งแยกกันในชั้นเดียวกัน สำหรับการฉายแสงแต่ละครั้ง จำเป็นต้องใช้สารเคลือบ โฟโตเรซิสต์ ที่แตกต่างกัน เมื่อลำดับขั้นตอนเสร็จสมบูรณ์ ลวดลายที่ได้จะเป็นส่วนประกอบของลวดลายย่อยที่กัดเซาะไว้ก่อนหน้านี้ การสลับลวดลายย่อยเหล่านี้จะช่วยเพิ่มความหนาแน่นของลวดลายได้เรื่อยๆ โดยที่ระยะห่างครึ่งหนึ่งจะแปรผกผันกับจำนวนลวดลายย่อยที่ใช้ ตัวอย่างเช่น ลวดลายที่มีระยะห่างครึ่งหนึ่ง 25 นาโนเมตร สามารถสร้างได้จากการสลับลวดลายที่มีระยะห่างครึ่งหนึ่ง 50 นาโนเมตร สองลวดลาย ลวดลายที่มีระยะห่างครึ่งหนึ่ง 75 นาโนเมตร สามลวดลาย หรือลวดลายที่มีระยะห่างครึ่งหนึ่ง 100 นาโนเมตร สี่ลวดลาย การลดขนาดของลวดลายอาจต้องใช้เทคนิคต่างๆ เช่น การหดตัวทางเคมี การหลอมด้วยความร้อน หรือฟิล์มช่วยในการหดตัว จากนั้นจึงสามารถถ่ายโอนลวดลายผสมนี้ลงไปยังชั้นสุดท้ายได้

สามารถอธิบายได้ดีที่สุดโดยพิจารณาจากตัวอย่างกระบวนการ เริ่มจากการเคลือบสารไวแสง (photoresist) ครั้งแรก แล้วถ่ายโอนลวดลายลงบนชั้นฮาร์ดมาสก์ (hardmask) ด้านล่าง หลังจากลอกสารไวแสงออกหลังจากถ่ายโอนลวดลายบนฮาร์ดมาสก์แล้ว จะเคลือบสารไวแสงชั้นที่สองลงบนชิ้นงาน และชั้นนี้จะได้รับการเคลือบสารไวแสงอีกครั้ง เพื่อสร้างลวดลายระหว่างลวดลายที่พิมพ์ไว้บนชั้นฮาร์ดมาสก์ ลวดลายบนพื้นผิวประกอบด้วยลวดลายไวแสงที่อยู่ระหว่างลวดลายของมาสก์ ซึ่งสามารถถ่ายโอนไปยังชั้นสุดท้ายด้านล่างได้ ทำให้ความหนาแน่นของลวดลายเพิ่มขึ้นเป็นสองเท่า

สำหรับโหนดขั้นสูง ทั้ง EUV และ DUV อาจต้องแบ่งเลย์เอาต์แบบสองทิศทางออกเป็นมากกว่าสองส่วน ส่งผลให้เกิดการสร้างลวดลายแบบสามชั้นและสี่ชั้นตามลำดับ^{[ 46 ]}

บางครั้ง จำเป็นต้อง "เย็บ" คุณสมบัติที่พิมพ์แยกกันสองอย่างเข้าด้วยกันเป็นคุณสมบัติเดียว^{[ 47 ] [ 48 ] [ 49 ]}รูปแบบการสร้างลวดลายคู่แบบนี้ถูกนำมาใช้กับ DRAM ขนาดประมาณ 15 นาโนเมตร และอาจจะมากกว่านั้น^{[ 50 ]}

วิธีการที่แตกต่างไปจากนี้ซึ่งขจัดขั้นตอนการกัดฮาร์ดมาสก์ครั้งแรกคือ^การแช่แข็งเรซิส ต์ [ ^{51 ]}ซึ่งช่วยให้สามารถเคลือบเรซิสต์ชั้นที่สองทับบนชั้นเรซิสต์ที่พัฒนาแล้วชั้นแรกได้ JSR ได้สาธิตเส้นและช่องว่างขนาด 32 นาโนเมตรโดยใช้วิธีนี้^{[ 52 ]}ซึ่งการแช่แข็งทำได้โดยการทำให้พื้นผิวของชั้นเรซิสต์ชั้นแรกแข็งตัว

ในช่วงไม่กี่ปีที่ผ่านมา ขอบเขตของคำว่า 'การแยกระยะห่างระหว่างร่องยาง' ได้ขยายออกไปอย่างค่อยเป็นค่อยไปเพื่อรวมถึงเทคนิคที่เกี่ยวข้องกับตัวเว้นระยะด้านข้างของยางด้วย

ในการสร้างลวดลายด้วยสเปเซอร์สเปเซอร์คือชั้นฟิล์มที่เกิดขึ้นบนผนังด้านข้างของลวดลายที่สร้างไว้ก่อนหน้านี้ สเปเซอร์เกิดขึ้นจากการตกตะกอนหรือปฏิกิริยาของฟิล์มบนลวดลายก่อนหน้า ตามด้วยการกัดเพื่อกำจัดวัสดุฟิล์มทั้งหมดบนพื้นผิวแนวนอน เหลือไว้เฉพาะวัสดุบนผนังด้านข้างเท่านั้น เมื่อกำจัดลวดลายเดิมออกไปแล้ว ก็จะเหลือเพียงสเปเซอร์เท่านั้น อย่างไรก็ตาม เนื่องจากมีสเปเซอร์สองชั้นสำหรับแต่ละเส้น ความหนาแน่นของเส้นจึงเพิ่มขึ้นเป็นสองเท่า เทคนิคนี้มักเรียกว่าการสร้างลวดลายคู่แบบจัดเรียงตัวเอง (SADP) เทคนิคสเปเซอร์นี้สามารถนำไปใช้ในการกำหนดช่องแคบๆ ที่มีระยะห่างครึ่งหนึ่งของระยะห่างของลวดลายเดิมได้ เป็นต้น

เนื่องจากการแบ่งช่วงพิทช์ทำได้ยากขึ้นเรื่อยๆ อันเนื่องมาจากความแตกต่างของตำแหน่งคุณลักษณะระหว่างส่วนที่เปิดเผยต่างๆ การถ่ายโอนภาพจากผนังด้านข้าง (Sidewall Image Transfer หรือ SIT) จึงได้รับการยอมรับมากขึ้นว่าเป็นวิธีการที่จำเป็น วิธีการ SIT โดยทั่วไปแล้วต้องมีการสร้างชั้นตัวคั่นบนผนังด้านข้างของคุณลักษณะที่ถูกกัด หากตัวคั่นนี้เป็นคุณลักษณะนำไฟฟ้า ในที่สุดจะต้องตัดอย่างน้อยสองตำแหน่งเพื่อแยกคุณลักษณะออกเป็นเส้นนำไฟฟ้าสองเส้นขึ้นไปตามที่คาดหวังไว้ ในทางกลับกัน หากตัวคั่นเป็นคุณลักษณะฉนวน การตัดจะไม่จำเป็น การคาดการณ์จำนวนการตัดที่จำเป็นสำหรับรูปแบบตรรกะขั้นสูงเป็นความท้าทายทางเทคนิคอย่างมาก มีการเผยแพร่แนวทางมากมายสำหรับการสร้างรูปแบบตัวคั่น (บางส่วนแสดงไว้ด้านล่าง) โดยทั้งหมดมุ่งเป้าไปที่การจัดการ (และลด) การตัดให้ดีขึ้น

เนื่องจากวัสดุสเปเซอร์มักเป็น วัสดุ ฮาร์ดมาสก์คุณภาพของลวดลายหลังการกัดจึงมักจะดีกว่าเมื่อเทียบกับโปรไฟล์โฟโตเรซิสต์หลังการกัด ซึ่งโดยทั่วไปมักมีปัญหาเรื่องขอบเส้นที่ไม่เรียบ^{[ 53 ]}

ปัญหาหลักของวิธีการใช้สเปเซอร์คือ สเปเซอร์จะคงอยู่ในตำแหน่งเดิมได้หรือไม่หลังจากที่วัสดุที่ยึดติดอยู่ถูกกำจัดออกไป โปรไฟล์ของสเปเซอร์เป็นที่ยอมรับได้หรือไม่ และวัสดุที่อยู่ด้านล่างถูกกัดกร่อนโดยกระบวนการกัดที่ทำให้วัสดุที่ยึดติดอยู่กับสเปเซอร์หายไปหรือไม่ การถ่ายโอนรูปแบบมีความซับซ้อนมากขึ้นในกรณีที่การกำจัดวัสดุที่อยู่ติดกับสเปเซอร์จะทำให้วัสดุที่อยู่ด้านล่างถูกกำจัดออกไปเล็กน้อยด้วย ส่งผลให้พื้นผิวด้านหนึ่งของสเปเซอร์มีความสูงกว่าอีกด้านหนึ่ง^{[ 54 ]}การจัดตำแหน่งหน้ากากที่ไม่ถูกต้องหรือการเบี่ยงเบนในมิติวิกฤต (CD) ของคุณลักษณะที่มีรูปแบบไว้ล่วงหน้าจะทำให้ระยะห่างระหว่างคุณลักษณะสลับกัน ซึ่งเป็นปรากฏการณ์ที่เรียกว่า pitch walking ^{[ 55 ]}

ตำแหน่งของตัวคั่นยังขึ้นอยู่กับรูปแบบที่ติดตัวคั่นด้วย หากรูปแบบกว้างหรือแคบเกินไป ตำแหน่งของตัวคั่นก็จะได้รับผลกระทบ อย่างไรก็ตาม นี่จะไม่ใช่ปัญหาสำหรับกระบวนการผลิตชิ้นส่วนหน่วยความจำที่สำคัญซึ่งมีการจัดตำแหน่งตัวเองโดยอัตโนมัติ

เมื่อ SADP ถูกทำซ้ำ จะทำให้ระยะห่างลดลงครึ่งหนึ่งเพิ่มเติม ซึ่งมักเรียกว่าการสร้างลวดลายสี่ชั้นแบบจัดเรียงตัวเอง (SAQP) โดยระยะห่างขั้นต่ำที่คาดหวังสำหรับการเปิดรับแสงลิโทกราฟีแบบจุ่ม ครั้งเดียวคือ 76 นาโนเมตร ^{[ 56 ]}ขณะนี้สามารถเข้าถึงระยะห่าง 19 นาโนเมตรได้ด้วย SAQP

การสร้างรูปแบบหน้าสัมผัสและรูเชื่อมต่อแบบจัดเรียงตัวเองเป็นวิธีการที่ได้รับการยอมรับสำหรับการสร้างรูปแบบหน้าสัมผัสหรือรูเชื่อมต่อหลายรายการจากคุณลักษณะลิโทกราฟิกเดียว วิธีนี้ใช้ประโยชน์จากจุดตัดของหน้ากากต้านทานคุณลักษณะที่ขยายใหญ่ขึ้นและร่องด้านล่างซึ่งล้อมรอบด้วยชั้นฮาร์ดมาสก์ที่สร้างรูปแบบไว้ล่วงหน้า เทคนิคนี้ใช้ในเซลล์ DRAM ^{[ 57 ]}และยังใช้สำหรับตรรกะขั้นสูงเพื่อหลีกเลี่ยงการเปิดรับแสงหลายครั้งของหน้าสัมผัสและรูเชื่อมต่อที่แยกระยะห่าง^{[ 58 ] [ 59 ] [ 60 ]}

ตั้งแต่โหนด 32 นาโนเมตร Intel ได้นำวิธีการจัดเรียง vias ด้วยตนเองที่กล่าวถึงข้างต้นมาใช้ ซึ่งช่วยให้ vias สองตัวที่แยกจากกันด้วยระยะห่างที่เล็กพอ (112.5 นาโนเมตรสำหรับโลหะ 32 นาโนเมตรของ Intel) ^{[ 61 ]}สามารถสร้างลวดลายด้วยช่องเปิด resist เพียงช่องเดียวแทนที่จะเป็นสองช่องแยกกัน^{[ 60 ]}หาก vias แยกจากกันน้อยกว่าขีดจำกัดความละเอียดระยะห่างของการเปิดรับแสงครั้งเดียว จำนวนมาสก์ขั้นต่ำที่ต้องการจะลดลง เนื่องจากมาสก์แยกกันสองอันสำหรับ vias คู่ที่แยกจากกันเดิมสามารถแทนที่ด้วยมาสก์เดียวสำหรับ vias คู่เดียวกันได้

ในการสร้างลวดลายคู่แบบจัดแนวตัวเอง (SADP) จำนวนหน้ากากตัด/บล็อกอาจลดลงหรือแม้กระทั่งถูกกำจัดออกไปในบริเวณที่มีความหนาแน่นสูง เมื่อใช้สเปเซอร์เพื่อสร้างลวดลายไดอิเล็กทริกระหว่างโลหะโดยตรง แทนที่จะสร้างลวดลายโลหะ^{[ 62 ]}เหตุผลก็คือ ตำแหน่งการตัด/บล็อกในคุณลักษณะแกน/แกนหมุนได้รับการสร้างลวดลายไว้แล้วในหน้ากากแรก มีคุณลักษณะรองที่เกิดขึ้นจากช่องว่างระหว่างสเปเซอร์หลังจากการสร้างลวดลายเพิ่มเติม ขอบระหว่างคุณลักษณะรองและสเปเซอร์จะจัดแนวตัวเองกับคุณลักษณะแกนที่อยู่ใกล้เคียง

การใช้ SID อาจนำไปใช้กับอาร์เรย์ 2 มิติ โดยการเพิ่มคุณลักษณะที่อยู่ห่างจากคุณลักษณะที่มีอยู่ก่อนหน้านี้เป็นระยะเท่าๆ กัน โดยเพิ่มความหนาแน่นเป็นสองเท่าในแต่ละรอบ^{[ 63 ] [ 64 ]}การตัดที่ไม่ต้องการการจัดตำแหน่งที่แม่นยำสามารถทำได้บนกริดที่สร้างจากตัวเว้นวรรคนี้^{[ 65 ]}

เมื่อเร็วๆ นี้ Samsung ได้สาธิตการสร้างลวดลาย DRAM โดยใช้โครงสร้างรังผึ้ง (HCS) ที่เหมาะสมสำหรับ 20 นาโนเมตรขึ้นไป^{[ 66 ]}การสร้างลวดลายสเปเซอร์แต่ละครั้งจะเพิ่มความหนาแน่นเป็นสามเท่า ซึ่งช่วยลดระยะห่าง 2 มิติลงอย่างมีประสิทธิภาพด้วยปัจจัย sqrt(3) ซึ่งมีประโยชน์อย่างยิ่งสำหรับ DRAM เนื่องจาก ชั้น ตัวเก็บประจุสามารถปรับให้เข้ากับโครงสร้างรังผึ้งได้ ทำให้การสร้างลวดลายง่ายขึ้น

อาจใช้เทคนิค SADP สองครั้งติดต่อกันเพื่อให้ได้การแบ่งระยะห่างที่มีประสิทธิภาพ วิธีนี้เรียกอีกอย่างว่าการสร้างลวดลายสี่ชั้นแบบจัดเรียงตัวเอง (SAQP) ด้วยเทคนิค SAQP ขนาดวิกฤต (CD) ของคุณลักษณะหลัก รวมถึงระยะห่างระหว่างคุณลักษณะเหล่านั้น จะถูกกำหนดโดยตัวเว้นระยะตัวแรกหรือตัวเว้นระยะตัวที่สอง

ควรให้ตัวเว้นระยะตัวที่สองกำหนดคุณสมบัติที่ไม่นำไฟฟ้า^{[ 67 ]}เพื่อให้มีตัวเลือกการตัดหรือการเล็มที่ยืดหยุ่นมากขึ้น

SAQP มีข้อดีในการกำหนดเส้นทางโลหะสองมิติ (ตามด้วยขั้นตอนการตัด/ตัดแต่งแบบเลือกสองขั้นตอน) เมื่อเทียบกับ EUV เนื่องจากข้อจำกัดด้านแสงสว่างของ EUV ^{[ 68 ] [ 69 ]}

การทำซ้ำของการตกตะกอนตามด้วยการกัดหรือการกัดย้อนกลับแบบควบคุมของหลายชั้นสามารถส่งผลให้ระยะห่างลดลงอย่างมากเกินกว่า SAQP ^{[ 70 ]}จำนวนชั้นเป็นตัวกำหนดระดับของการลดระยะห่าง

จำนวนหน้ากากที่ใช้สำหรับการสร้างลวดลายตัวเว้นระยะผนังด้านข้างอาจลดลงได้ด้วยการใช้การประกอบตัวเองแบบกำหนดทิศทาง (DSA) เนื่องจากการจัดเตรียมการตัดแบบตารางทั้งหมดพร้อมกันภายในพื้นที่พิมพ์ ซึ่งสามารถเลือกได้ด้วยการเปิดรับแสงขั้นสุดท้าย^{[ 71 ] [ 65 ]}หรืออีกทางหนึ่ง รูปแบบการตัดเองอาจถูกสร้างขึ้นเป็นขั้นตอน DSA ^{[ 72 ]}ในทำนองเดียวกัน เค้าโครง vias แบบแยกอาจถูกรวมเข้าด้วยกันเป็นคู่^{[ 73 ]}

มีการรายงานความคืบหน้ามากมายเกี่ยวกับการใช้โคพอลิเมอร์ บล็อก PMMA-PS เพื่อกำหนดรูปแบบที่มีขนาดเล็กกว่า 20 นาโนเมตรโดยอาศัยการประกอบตัวเอง โดยอาศัยลักษณะพื้นผิว (graphoepitaxy) และ/หรือการสร้างรูปแบบทางเคมีบนพื้นผิว (chemoepitaxy) ^{[ 74 ]}ข้อดีที่สำคัญคือกระบวนการที่ค่อนข้างง่าย เมื่อเทียบกับการฉายแสงหลายครั้งหรือการตกตะกอนและการกัดเซาะหลายครั้ง ข้อเสียหลักของเทคนิคนี้คือช่วงของขนาดคุณลักษณะและรอบการทำงานที่ค่อนข้างจำกัดสำหรับสูตรกระบวนการที่กำหนด การใช้งานทั่วไปได้แก่ เส้นและช่องว่างปกติ รวมถึงอาร์เรย์ของรูหรือทรงกระบอกที่เรียงชิดกัน^{[ 75 ]}อย่างไรก็ตาม สามารถสร้างรูปแบบแบบสุ่มและไม่เป็นคาบได้โดยใช้รูปแบบนำทางที่กำหนดไว้อย่างระมัดระวัง^{[ 76 ]}

ความขรุขระของขอบเส้นในรูปแบบโคพอลิเมอร์แบบบล็อกขึ้นอยู่กับแรงตึงผิวระหว่างสองเฟสอย่างมาก ซึ่งขึ้นอยู่กับพารามิเตอร์ "ไค" (χ) ของฟลอรี^{[ 77 ]}ค่า χ ที่สูงขึ้นจะทำให้ความขรุขระลดลง ความกว้างของส่วนต่อประสานระหว่างโดเมนเท่ากับ 2a(6χ) ^−1/2โดยที่ a คือความยาวของสายโซ่พอลิเมอร์ทางสถิติ^{[ 78 ]}ยิ่งไปกว่านั้น ต้องใช้ χN > 10.5 เพื่อให้เกิดการแยกเฟสที่เพียงพอ โดยที่ N คือระดับของการพอลิเมอไรเซชัน (จำนวนโมโนเมอร์ที่ซ้ำกันในสายโซ่) ในทางกลับกัน ครึ่งพิทช์เท่ากับ 2(3/π ² ) ^1/3 aN ^2/3 χ ^1/6ความผันผวนของความกว้างของรูปแบบนั้นขึ้น อยู่กับ ลอการิทึม ของครึ่งพิทช์เพียงเล็กน้อย ( รากที่สอง ) ดังนั้นจึงมีความสำคัญมากขึ้นเมื่อเทียบกับครึ่งพิทช์ที่เล็กกว่า

DSA ยังไม่ได้รับการนำไปใช้ในการผลิต เนื่องจากความกังวลเกี่ยวกับข้อบกพร่อง ซึ่งคุณลักษณะบางอย่างไม่ปรากฏตามที่คาดหวังโดยการประกอบตัวเองแบบมีคำแนะนำ^{[ 79 ]}อย่างไรก็ตาม มีความคืบหน้าบ้างในการทำความเข้าใจวิธีการลดข้อบกพร่องสำหรับรูปแบบเส้นครึ่งพิตช์ที่มีระยะห่างน้อยกว่า 10 นาโนเมตร^{[ 80 ]}

ในงาน IWAPS 2024 มหาวิทยาลัยฟู่ตั้นได้แสดงอาร์เรย์ขนาดใหญ่ที่ปราศจากข้อบกพร่องโดยใช้เทคนิคการสร้างลวดลายแบบรูสี่รูตาม DSA ซึ่งอาจช่วยลดจำนวนหน้ากากที่ใช้ในการสร้างลวดลายหลายชั้นได้อย่างมีนัยสำคัญ^{[ 81 ] [ 82 ]}

มีข้อกังวลมากมายว่าการสร้างลวดลายหลายชั้นจะลดลงหรือแม้แต่ทำให้การลดต้นทุนจากโหนดหนึ่งไปยังอีกโหนดหนึ่งที่คาดหวังตามกฎของมัวร์กลับตาลปัตรEUVมีราคาแพงกว่าการเปิดรับแสง 193i สามครั้ง (เช่น LELELE) เมื่อพิจารณาถึงปริมาณงาน^{[ 83 ]}ยิ่งไปกว่านั้น EUV มีแนวโน้มที่จะพิมพ์ข้อบกพร่องของหน้ากากขนาดเล็กที่ไม่สามารถแก้ไขได้ด้วย 193i ^{[ 84 ]}แง่มุมบางประการของเทคนิคการสร้างลวดลายหลายชั้นอื่นๆ ที่พิจารณาไว้จะกล่าวถึงด้านล่าง

การสร้างลวดลายสามชั้นแบบจัดแนวตัวเองได้รับการพิจารณาว่าเป็นวิธีการที่มีแนวโน้มดีที่จะมาแทนที่ SADP เนื่องจากมีการนำสเปเซอร์ตัวที่สองมาใช้ ซึ่งให้ความยืดหยุ่นในการสร้างลวดลาย 2 มิติเพิ่มเติมและความหนาแน่นที่สูงขึ้น^{[ 85 ] [ 86 ]} วิธีนี้ใช้มาสก์เพียงสองตัว (แมนเดรลและขอบ) ก็เพียงพอแล้ว^{[ 87 ]}ต้นทุนที่เพิ่มขึ้นเพียงอย่างเดียวเมื่อเทียบกับ SADP คือการวางและการกัดสเปเซอร์ตัวที่สอง ข้อเสียเปรียบหลักของ SATP ที่จะมาแทนที่ SADP คือมันจะใช้งานได้เพียงโหนดเดียว ด้วยเหตุนี้ การสร้างลวดลายสี่ชั้นแบบจัดแนวตัวเอง (SAQP) จึงมักถูกนำมาพิจารณามากกว่า ในทางกลับกัน กระบวนการ SID SADP แบบดั้งเดิมอาจขยายไปสู่การสร้างลวดลายสามชั้นได้อย่างเป็นธรรมชาติ โดยมาสก์ตัวที่สองจะแบ่งช่องว่างออกเป็นสองส่วน^{[ 88 ]}

การฝังไอออนแบบเอียงได้รับการเสนอในปี 2016 โดยมหาวิทยาลัยเบิร์กลีย์เป็นวิธีการทางเลือกเพื่อให้ได้ผลลัพธ์เช่นเดียวกับการสร้างลวดลายสเปเซอร์^{[ 89 ]}แทนที่จะใช้ลวดลายแกนกลางหรือแกนหมุนเพื่อรองรับสเปเซอร์ที่ตกตะกอน ลวดลายชั้นมาสก์ไอออนจะปกป้องชั้นล่างจากการถูกทำลายโดยการฝังไอออน ซึ่งจะนำไปสู่การถูกกัดออกในกระบวนการถัดไป กระบวนการนี้ต้องใช้ลำแสงไอออนที่ทำมุมซึ่งแทรกซึมเข้าไปในความลึกที่เหมาะสม เพื่อไม่ให้ทำลายชั้นที่ผ่านกระบวนการแล้วด้านล่าง นอกจากนี้ ชั้นมาสก์ไอออนต้องมีพฤติกรรมที่เหมาะสม กล่าวคือ ปิดกั้นไอออนทั้งหมดไม่ให้ผ่านเข้าไป ในขณะเดียวกันก็ต้องไม่สะท้อนจากผนังด้านข้าง ปรากฏการณ์หลังนี้จะเป็นอันตรายและทำให้จุดประสงค์ของวิธีการมาสก์ไอออนล้มเหลว ร่องที่มีขนาดเล็กถึง 9 นาโนเมตรสามารถทำได้ด้วยวิธีการนี้ โดยใช้การฝังไอออน Ar+ 15 keV ที่มุม 15 องศาลงในชั้นมาสก์_SiO2 ความร้อนขนาด 10 นาโนเมตร ลักษณะสำคัญของแนวทางนี้คือความสัมพันธ์ระหว่างความกว้างของความเสียหายและระยะห่างของความเสียหาย โดยทั้งสองอย่างจะกว้างขึ้นพร้อมกันเมื่อความสูงของหน้ากากไอออนและมุม ลำแสงไอออน คงที่

วิธีการเปิดรับแสงเสริม^{[ 90 ]}เป็นอีกวิธีหนึ่งในการลดการเปิดรับแสงของหน้ากากสำหรับการสร้างลวดลายหลายแบบ แทนที่จะเปิดรับแสงหน้ากากหลายครั้งสำหรับ vias, cuts หรือ blocks แต่ละรายการ จะใช้การเปิดรับแสงสองครั้งที่มีขั้วตรงข้ามหรือเสริมกัน เพื่อให้การเปิดรับแสงครั้งหนึ่งลบส่วนภายในของลวดลายการเปิดรับแสงก่อนหน้า บริเวณที่ทับซ้อนกันของรูปหลายเหลี่ยมสองรูปที่มีขั้วตรงข้ามจะไม่ถูกพิมพ์ ในขณะที่บริเวณที่ไม่ทับซ้อนกันจะกำหนดตำแหน่งที่จะพิมพ์ตามขั้ว การเปิดรับแสงทั้งสองแบบจะไม่สร้างลวดลายของคุณลักษณะเป้าหมายโดยตรง วิธีการนี้ยังถูกนำไปใช้โดย IMEC เป็นหน้ากาก "เก็บ" สองตัวสำหรับเลเยอร์ M0A ในเซลล์ SRAM 7 นาโนเมตรของพวกเขา^{[ 91 ]}

ปัจจุบัน การบล็อกหรือการตัดแบบจัดแนวตัวเองกำลังถูกกำหนดเป้าหมายเพื่อใช้กับ SAQP สำหรับระยะห่างต่ำกว่า 30 นาโนเมตร^{[ 92 ]}เส้นที่จะตัดจะถูกแบ่งออกเป็นสองวัสดุ ซึ่งสามารถกัดแบบเลือกได้ หน้ากากตัดหนึ่งอันจะตัดเฉพาะเส้นเว้นเส้นที่ทำจากวัสดุหนึ่ง ในขณะที่หน้ากากตัดอีกอันจะตัดเส้นที่เหลือที่ทำจากวัสดุอื่น เทคนิคนี้มีข้อดีคือการสร้างลวดลายคุณลักษณะระยะห่างสองเท่าเหนือเส้นที่ระยะห่างขั้นต่ำ โดยไม่มีข้อผิดพลาดในการวางขอบ^{[ 36 ]}เลย์เอาต์ที่เป็นมิตรต่อการตัดจะถูกประมวลผลด้วยจำนวนหน้ากากขั้นต่ำเท่ากัน (3) โดยไม่คำนึงถึงการใช้ความยาวคลื่น DUV หรือ EUV ^{[ 93 ]}

แม้ว่าEUVจะถูกคาดการณ์ว่าจะเป็นลิโทกราฟีรุ่นต่อไปที่ได้รับความนิยม แต่ก็ยังอาจต้องใช้การฉายแสงลิโทกราฟีมากกว่าหนึ่งครั้ง เนื่องจากความจำเป็นที่คาดการณ์ไว้ว่าจะต้องพิมพ์เส้นหลายชุดก่อนแล้วจึงตัดออก รูปแบบการฉายแสง EUV เพียงครั้งเดียวมีปัญหาในการควบคุมระยะห่างระหว่างปลายเส้น^{[ 12 ]}นอกจากนี้ การวางตำแหน่งปลายเส้นยังได้รับผลกระทบอย่างมากจากสัญญาณรบกวน จากโฟ ตอน

เครื่องมือ EUV 0.33 NA ที่มีอยู่มีข้อจำกัดที่ความละเอียดครึ่งพิทช์ต่ำกว่า 16 นาโนเมตร^{[ 94 ]}ช่องว่างระหว่างปลายทั้งสองข้างเป็นปัญหาสำหรับขนาด 16 นาโนเมตร^{[ 95 ]} ด้วยเหตุนี้ การสร้างลวดลาย 2 มิติด้วย EUV จึงถูกจำกัดไว้ที่พิทช์ >32 นาโนเมตร^{[ 94 ]}การศึกษาล่าสุดเกี่ยวกับการเพิ่มประสิทธิภาพคุณสมบัติของหน้ากาก EUV และรูปร่างการส่องสว่างพร้อมกันได้แสดงให้เห็นว่ารูปแบบที่แตกต่างกันในชั้นโลหะเดียวกันอาจต้องการการส่องสว่างที่แตกต่างกัน^{[ 96 ] [ 97 ] [ 98 ] [ 99 ] [ 100 ]}ในทางกลับกัน การเปิดรับแสงเพียงครั้งเดียวจะให้การส่องสว่างเพียงครั้งเดียวเท่านั้น

ตัวอย่างเช่น ในการเพิ่มประสิทธิภาพหน้ากากแหล่งกำเนิดแบบครอสพิทช์สำหรับโหนด 7 นาโนเมตร สำหรับพิทช์ 40-48 นาโนเมตรและพิทช์ 32 นาโนเมตร คุณภาพที่กำหนดโดยความชันลอการิทึมของภาพปกติไม่เพียงพอ (NILS<2) ในขณะที่พิทช์ 36 นาโนเมตรแทบจะไม่น่าพอใจสำหรับการเปิดรับแสงแบบทิศทางเดียว^{[ 13 ]}

สถานการณ์พื้นฐานคือรูปแบบ EUV อาจถูกแบ่งตามการส่องสว่างที่แตกต่างกันสำหรับระยะห่างที่แตกต่างกัน หรือรูปแบบประเภทที่แตกต่างกัน (เช่น อาร์เรย์แบบสลับเทียบกับอาร์เรย์ปกติ) ^{[ 96 ]}สิ่งนี้อาจนำไปใช้กับรูปแบบการตัดเส้นรวมถึงชั้นสัมผัส/ผ่านได้ นอกจากนี้ยังอาจต้องมีการตัดมากกว่าหนึ่งครั้ง แม้แต่สำหรับ EUV ก็ตาม^{[ 101 ]}

ในการประชุมเชิงปฏิบัติการ EUVL ปี 2016 ASML รายงานว่าเครื่องมือ NXE EUV ที่มีค่า NA 0.33 จะไม่สามารถสร้างลวดลายด้วยการเปิดรับแสงครั้งเดียวแบบมาตรฐานสำหรับระยะห่างครึ่งหนึ่ง 11-13 นาโนเมตรที่คาดว่าจะเกิดขึ้นในโหนด 5 นาโนเมตรได้^{[ 102 ]}ค่า NA ที่สูงกว่าคือ 0.55 จะช่วยให้สามารถสร้างลวดลาย EUV ด้วยการเปิดรับแสงครั้งเดียวสำหรับพื้นที่ที่มีขนาดครึ่งหนึ่งของขนาดพื้นที่มาตรฐาน 26 มม. x 33 มม. ^{[ 102 ]}อย่างไรก็ตาม ผลิตภัณฑ์บางอย่าง เช่นPascal Tesla P100 ของNVIDIA ^{[ 103 ]}จะถูกแบ่งครึ่งด้วยขนาดครึ่งพื้นที่ ดังนั้นจึงจำเป็นต้องต่อภาพจากการเปิดรับแสงสองครั้งแยกกัน^{[ 104 ]}ไม่ว่าในกรณีใด การสแกนครึ่งพื้นที่สองครั้งจะใช้ค่าใช้จ่ายในการเร่ง/ลดความเร็วมากกว่าการสแกนเต็มพื้นที่ครั้งเดียวถึงสองเท่า^{[ 102 ] [ 105 ]}

ข้อบกพร่องแบบสุ่ม รวมถึงข้อผิดพลาดในการวางขอบ ยังส่งผลให้เกิดการสร้างลวดลายแบบคู่ (หรือสูงกว่า) สำหรับหน้าสัมผัส/รูที่มีระยะห่างระหว่างจุดศูนย์กลาง 40 นาโนเมตรหรือน้อยกว่า^{[ 106 ] [ 107 ]}

รูปแบบหน่วยความจำได้รับการกำหนดรูปแบบแล้วโดยการสร้างรูปแบบสี่เท่าสำหรับ NAND ^{[ 108 ]}และการสร้างรูปแบบสี่เท่า/สองเท่าแบบไขว้สำหรับ DRAM ^{[ 109 ]}เทคนิคการสร้างรูปแบบเหล่านี้มีการจัดเรียงตัวเองและไม่จำเป็นต้องใช้หน้ากากตัดหรือตัดแต่งแบบกำหนดเอง สำหรับ DRAM และแฟลชขนาด 2x นาโนเมตร เทคนิคการสร้างรูปแบบสองเท่าก็น่าจะเพียงพอแล้ว

อัตราการผลิตของ EUV ในปัจจุบันยังคงช้ากว่าการพิมพ์แบบจุ่ม 193 นาโนเมตรถึงกว่า 3 เท่า ซึ่งทำให้การพิมพ์แบบจุ่มไม่สามารถขยายได้ด้วยการสร้างลวดลายหลายชั้น นอกจากนี้ การขาดแผ่นฟิล์มป้องกัน EUV ก็เป็นข้อจำกัดเช่นกัน

ณ ปี 2016 Intel ใช้ SADP สำหรับโหนด 10 นาโนเมตร^{[ 110 ]}อย่างไรก็ตาม ณ ปี 2017 ระยะห่างโลหะขั้นต่ำ 36 นาโนเมตรสามารถทำได้โดยใช้ SAQP ^{[ 111 ]} Intel ใช้การสร้างลวดลายสามชั้นสำหรับเลเยอร์ที่สำคัญบางส่วนในโหนด 14 นาโนเมตร^{[ 112 ]}ซึ่งเป็นแนวทาง LELELE ^{[ 113 ]} การสร้างลวดลายสามชั้นได้รับการสาธิตแล้วในการผลิตชิป 10 นาโนเมตร^{[ 114 ]}และเป็นส่วนสำคัญของกระบวนการ 10 นาโนเมตรของ Samsung อยู่แล้ว^{[ 115 ]} TSMC กำลังใช้งาน 7 นาโนเมตรในปี 2017 ด้วยการสร้างลวดลายหลายชั้น^{[ 116 ]}โดยเฉพาะอย่างยิ่งการแบ่งระยะห่าง^{[ 117 ]}ลงไปจนถึงระยะห่าง 40 นาโนเมตร^{[ 118 ]}นอกเหนือจากโหนด 5 นาโนเมตร การสร้างลวดลายหลายชั้น แม้จะได้รับความช่วยเหลือจาก EUV ก็ยังคงเป็นเรื่องที่ท้าทายทางเศรษฐกิจ เนื่องจากการเปลี่ยนจากการฉายแสง EUV เพียงครั้งเดียวจะทำให้ต้นทุนสูงขึ้นไปอีก อย่างไรก็ตาม อย่างน้อยที่สุดจนถึงระยะครึ่งพิตช์ 12 นาโนเมตร LELE ตามด้วย SADP (SID) ดูเหมือนจะเป็นแนวทางที่น่าสนใจ โดยใช้มาสก์เพียงสองอัน และยังใช้เทคนิคการสร้างลวดลายสองชั้นที่พัฒนามากที่สุดอย่าง LELE และ SADP อีกด้วย^{[ 119 ]}

เมื่อเปรียบเทียบกับ 193i SADP ต้นทุนของ EUV SADP ส่วนใหญ่มาจากการฉายแสงของเครื่องมือ EUV ในขณะที่ความแตกต่างของต้นทุน 193i SAQP มาจากการเพิ่มการตกตะกอนและการกัด ต้นทุนการประมวลผลและการสูญเสียผลผลิตที่เครื่องมือลิโทกราฟีคาดว่าจะสูงที่สุดในกระบวนการแบบบูรณาการทั้งหมด เนื่องจากความจำเป็นในการเคลื่อนย้ายเวเฟอร์ไปยังตำแหน่งเฉพาะด้วยความเร็วสูง EUV ยังประสบปัญหาจากข้อจำกัดของสัญญาณรบกวนช็อต ซึ่งบังคับให้ปริมาณแสงเพิ่มขึ้นสำหรับโหนดถัดไป^{[ 121 ]}ในทางกลับกัน การตกตะกอนและการกัดจะดำเนินการกับเวเฟอร์ทั้งหมดในคราวเดียว โดยไม่จำเป็นต้องมีการเคลื่อนที่ของแท่นวางเวเฟอร์ในห้องประมวลผล ในความเป็นจริง อาจมีการเพิ่มหลายชั้นใต้ชั้นเรซิสต์เพื่อวัตถุประสงค์ในการป้องกันการสะท้อนแสงหรือการกัดฮาร์ดมาสก์ เพียงเพื่อการฉายแสงแบบครั้งเดียวตามปกติ

แม้ว่าจะมีการนำ เทคโนโลยี EUVมาใช้ในบางกรณี แต่การสร้างลวดลายหลายชั้นยังคงถูกนำมาใช้ในชั้นส่วนใหญ่ที่ผลิตขึ้น ตัวอย่างเช่น Samsung ยังคงใช้การสร้างลวดลายสี่ชั้นสำหรับ 7 นาโนเมตร^{[ 127 ]}กระบวนการ 7 นาโนเมตร+ ของ TSMC ก็ใช้ EUV ในบริบทของการสร้างลวดลายหลายชั้น เช่นกัน ^{[ 130 ]}อย่างไรก็ตาม มีเพียงไม่กี่ชั้นเท่านั้นที่ได้รับผลกระทบ^{[ 131 ]}หลายชั้นยังคงใช้การสร้างลวดลายหลายชั้นแบบดั้งเดิม

ต้นทุนของหน้ากากได้รับประโยชน์อย่างมากจากการใช้การสร้างลวดลายหลายแบบ หน้ากาก EUV แบบเปิดรับแสงครั้งเดียวมีคุณลักษณะที่เล็กกว่าซึ่งใช้เวลานานกว่าในการเขียนมากกว่าหน้ากากแบบจุ่ม แม้ว่าคุณลักษณะของหน้ากากจะมีขนาดใหญ่กว่าคุณลักษณะของเวเฟอร์ถึง 4 เท่า แต่จำนวนช็อตจะเพิ่มขึ้นแบบทวีคูณสำหรับคุณลักษณะที่เล็กกว่ามาก นอกจากนี้ คุณลักษณะที่มีขนาดต่ำกว่า 100 นาโนเมตรบนหน้ากากยังยากต่อการสร้างลวดลายมากขึ้นด้วยความสูงของตัวดูดซับประมาณ 70 นาโนเมตร^{[ 132 ]}

หมายเหตุ: WPM = WPH * จำนวนเครื่องมือ * เวลาใช้งาน / จำนวนรอบ * 24 ชั่วโมง/วัน * 30 วัน/เดือน WPM ที่ปรับให้เป็นมาตรฐาน = WPM/(WPM สำหรับ EUV รอบเดียว)

การสร้างลวดลายหลายชั้นด้วยเครื่องสแกนแบบจุ่มน้ำคาดว่าจะให้ผลผลิตเวเฟอร์สูงกว่า EUV แม้จะมีมากถึง 4 รอบต่อชั้นก็ตาม เนื่องจากมีอัตราการฉายแสงเวเฟอร์ (WPH) ที่เร็วกว่า มีเครื่องมือให้เลือกใช้มากกว่า และมีเวลาใช้งานที่สูงกว่า

การสร้างลวดลายหลายชั้นเกี่ยวข้องกับการใช้ขั้นตอนการประมวลผลหลายขั้นตอนเพื่อสร้างชั้นที่มีลวดลาย ซึ่งโดยทั่วไปแล้วการฉายแสงลิโทกราฟีเพียงครั้งเดียว ลำดับการตกตะกอนเพียงครั้งเดียว และลำดับการกัดเพียงครั้งเดียวก็เพียงพอแล้ว ดังนั้นจึงมีแหล่งที่มาของความแปรปรวนและการสูญเสียผลผลิตที่อาจเกิดขึ้นได้มากขึ้นในการสร้างลวดลายหลายชั้น ในกรณีที่มีการฉายแสงมากกว่าหนึ่งครั้ง เช่น LELE หรือการฉายแสงตัดสำหรับ SAQP การจัดแนวระหว่างการฉายแสงจะต้องแน่นเพียงพอ ความสามารถในการซ้อนทับในปัจจุบันอยู่ที่ประมาณ 0.6 นาโนเมตรสำหรับการฉายแสงที่มีความหนาแน่นเท่ากัน (เช่น LELE) และประมาณ 2.0 นาโนเมตรสำหรับเส้นที่มีความหนาแน่นสูงเทียบกับการตัด/รู (เช่น SADP หรือ SAQP) บนเครื่องมือเฉพาะหรือเครื่องมือที่เข้าชุดกัน^{[ 134 ]}นอกจากนี้ การฉายแสงแต่ละครั้งจะต้องเป็นไปตามเป้าหมายความกว้างที่กำหนดไว้ ในกรณีที่มีตัวเว้นระยะ ความกว้างของตัวเว้นระยะจะขึ้นอยู่กับการตกตะกอนเริ่มต้นและระยะเวลาการกัดที่ตามมา ในกรณีที่มีตัวเว้นระยะมากกว่าหนึ่งตัว ตัวเว้นระยะแต่ละตัวอาจทำให้เกิดความแปรปรวนของความกว้างของตัวเองได้ ข้อผิดพลาดในการวางซ้อนตำแหน่งการตัดอาจทำให้ปลายเส้นบิดเบี้ยว (ทำให้เกิดการโค้งงอ) หรือรบกวนเส้นที่อยู่ติดกันได้^{[ 16 ] [ 17 ] [ 18 ]}

การสร้างลวดลายหลายชั้นกำลังพัฒนาไปสู่การผสมผสานระหว่างการเปิดรับแสงหลายครั้ง การสร้างลวดลายตัวเว้นวรรค และ/หรือ EUV โดยเฉพาะอย่างยิ่งเมื่อการปรับขนาดจากปลายถึงปลายทำได้ยากในการเปิดรับแสงเพียงครั้งเดียวบนเครื่องมือ EUV ในปัจจุบัน^{[ 12 ]}อาจจำเป็นต้องใช้วิธีการตัดเส้น IMEC รายงานว่าการสร้างลวดลายสองชั้นกำลังกลายเป็นข้อกำหนดสำหรับ EUV ^{[ 135 ]}

สำหรับการสร้างลวดลายเส้น SADP/SAQP อาจมีข้อได้เปรียบเหนือการฉายแสง EUV เนื่องจากต้นทุนและความสมบูรณ์ของวิธีการแรก และปัญหาการขาดหายหรือการเชื่อมต่อแบบสุ่มของวิธีการหลัง^{[ 143 ]}สำหรับการสร้างลวดลายตำแหน่งกริด การฉายแสง DUV เพียงครั้งเดียวหลังจากการสร้างกริดก็มีข้อได้เปรียบด้านต้นทุนและความสมบูรณ์ (เช่น การพิมพ์หินแบบจุ่มอาจไม่จำเป็นสำหรับการสร้างลวดลายตัวเว้นวรรคในบางกรณี) และไม่มีปัญหาแบบสุ่มที่เกี่ยวข้องกับ EUV การเลือกตำแหน่งกริดมีข้อได้เปรียบเหนือการตัดจุดโดยตรง เนื่องจากวิธีหลังมีความไวต่อการวางซ้อนและข้อผิดพลาดในการวางขอบแบบสุ่ม ซึ่งอาจทำให้ปลายเส้นบิดเบี้ยว^{[ 16 ] [ 17 ]}คาดว่า Via ที่ตั้งอยู่ในตำแหน่งกริดแบบสลับกันจะมีประโยชน์สำหรับการกำหนดเส้นทางและการสร้างลวดลาย^{[ 144 ] [ 145 ]}

เทคนิค Self-aligned litho-etch-litho-etch (SALELE) เป็นเทคนิคไฮบริด SADP/LELE ซึ่งเริ่มใช้งานในขนาด 7 นาโนเมตร^{[ 146 ]}และใช้งานต่อเนื่องในขนาด 5 นาโนเมตร^{[ 147 ]}

ตั้งแต่ปี 2017 มีเอกสารเผยแพร่หลายฉบับที่ระบุวิธีการปรับปรุงประสิทธิภาพการผลิตมัลติแพทเทิร์น การบล็อกแบบจัดแนวตัวเองช่วยให้สามารถบล็อกหรือตัดแพทเทิร์นข้ามเส้นที่อยู่ติดกันได้^{[ 148 ]}การกระจายการตัดใหม่ช่วยให้สามารถปรับระยะห่างระหว่างการตัดเพื่อลดจำนวนหน้ากากตัดให้น้อยที่สุด^{[ 149 ] [ 150 ]}เทคนิคเหล่านี้ยังสามารถรวมเข้ากับ vias แบบจัดแนวตัวเองที่อธิบายไว้ก่อนหน้านี้ได้อีกด้วย^{[ 151 ]}

การใช้ตาราง via ที่กำหนดโดยเส้นทแยงมุมที่ตัดกันสามารถทำให้การสร้างลวดลายของทั้งโลหะและชั้น via ง่ายขึ้น^{[ 152 ] [ 153 ]}

การผ่อนปรนระยะห่างระหว่างปลายทั้งสองข้างสามารถลดจำนวนหน้ากากที่จำเป็นสำหรับการสร้างลวดลายหลายชั้นได้อย่างมาก^{[ 154 ]}

วิวัฒนาการของการสร้างลวดลายหลายชั้นกำลังถูกพิจารณาควบคู่ไปกับการเกิดขึ้นของลิโทกราฟี EUV ในขณะที่ลิโทกราฟี EUV สามารถตอบสนองความละเอียด 10-20 นาโนเมตรได้ด้วยการพิจารณาทางแสงขั้นพื้นฐาน แต่การเกิดข้อบกพร่องแบบสุ่ม^{[ 155 ]}รวมถึงช่องว่างด้านโครงสร้างพื้นฐานอื่นๆ และการพิจารณาปริมาณงาน ทำให้การนำไปใช้ในปัจจุบันยังไม่สามารถทำได้ ส่งผลให้ การผลิตเทป 7 นาโนเมตรส่วนใหญ่ดำเนินไปโดยไม่มี EUV ^{[ 156 ]}กล่าวอีกนัยหนึ่ง การสร้างลวดลายหลายชั้นไม่ได้เป็นอุปสรรค แต่เป็นเหมือนสิ่งรบกวนและค่าใช้จ่ายที่เพิ่มขึ้น

การสร้างลวดลายสี่ชั้นแบบจัดเรียงตัวเอง (SAQP) เป็นกระบวนการที่ได้รับการยอมรับแล้วสำหรับการสร้างลวดลายครีบสำหรับFinFETขนาด7 นาโนเมตรและ5 นาโนเมตร^{[ 157 ]}ด้วย SAQP แต่ละขั้นตอนการสร้างลวดลายจะให้ค่าความสม่ำเสมอของมิติวิกฤต (CDU) ในช่วงย่อยนาโนเมตร (3 ซิกมา) ในบรรดาผู้ผลิตลอจิก/โรงหล่อ มีเพียง Intel เท่านั้นที่ใช้ SAQP กับชั้นโลหะ ณ ปี 2017 ^{[ 158 ]}

การสร้างลวดลายหลายชั้นแบบรุนแรงด้วย DUV เพียงอย่างเดียวอาจนำไปใช้กับขนาด 5 นาโนเมตรได้^{[ 159 ] [ 160 ]}

ในปี 2023 SiCarrierได้จดสิทธิบัตรวิธีการบรรลุกฎการออกแบบ 5 นาโนเมตรโดยไม่ต้องใช้ EUV ซึ่งให้ผลลัพธ์ที่เหมือนกับ SAQP อย่างมีประสิทธิภาพ^{[ 161 ]}

การสร้างลวดลายหลายชั้นแบบเข้มข้นด้วย DUV อาจนำไปใช้กับขนาด 3 นาโนเมตรได้^{[ 162 ]}เนื่องจากต้นทุนที่เพิ่มขึ้นของการสร้างลวดลายหลายชั้นด้วย EUV การสร้างลวดลายหลายชั้นด้วย DUV จึงไม่มีข้อเสียเปรียบด้านต้นทุนอีกต่อไป การลดขนาดหน้ากากแบบเข้มข้นสามารถขจัดความแตกต่างของจำนวนหน้ากากระหว่าง DUV และ EUV สำหรับการสร้างลวดลาย BEOL ได้อย่างมีประสิทธิภาพ^{[ 163 ] [ 160 ] [ 161 ]}

สำหรับ 2 นาโนเมตรขึ้นไป เมื่อระยะห่างของเกตสัมผัสถึง 40 นาโนเมตร และระยะห่างของแทร็กถึง 20 นาโนเมตร แม้แต่ EUV ก็คาดว่าจะต้องใช้การสร้างลวดลายหลายชั้นจำนวนมาก โดยมีความแตกต่างน้อยที่สุดในจำนวนหน้ากากจาก DUV ^{[ 164 ]}

เช่นเดียวกับ NAND Flash, DRAM ก็มีการใช้การสร้างลวดลายหลายชั้นเป็นประจำเช่นกัน แม้ว่าพื้นที่ใช้งานจะก่อตัวเป็นอาร์เรย์สองมิติ แต่หน้ากากตัดเพียงอันเดียวก็เพียงพอสำหรับ 20 นาโนเมตร^{[ 165 ]}ยิ่งไปกว่านั้น หน้ากากตัดอาจใช้พร้อมกันสำหรับการสร้างลวดลายรอบข้าง ดังนั้นจึงไม่นับเป็นหน้ากากพิเศษ^{[ 166 ]}เมื่อระยะห่างยาวของพื้นที่ใช้งานอยู่ที่ประมาณ 3.5 เท่าของระยะห่างสั้น รอยแตกในพื้นที่ใช้งานจะก่อตัวเป็นอาร์เรย์หกเหลี่ยม ซึ่งเหมาะสมกับการสร้างลวดลายสเปเซอร์แบบตาข่ายสามเหลี่ยมที่กล่าวถึงข้างต้น Samsung ได้เริ่มผลิต DRAM ขนาด 18 นาโนเมตรแล้ว^{[ 167 ]} การสร้าง ลวดลายสองชั้นแบบเย็บต่อกันใช้สำหรับการเดินสายโลหะรอบข้างของ DRAM ^{[ 50 ]}แต่สำหรับระยะห่างต่ำกว่า 40 นาโนเมตร อาจจำเป็นต้องใช้วิธีการสเปเซอร์สองชั้น^{[ 168 ]}

การใช้รูปแบบสี่เท่าแบบไขว้ที่จัดเรียงตัวเองจะใช้สำหรับการสร้างรูปแบบอาร์เรย์ตัวเก็บประจุใน DRAM ที่ทันสมัยที่สุด ณ ปี 2025 ^{[ 169 ] [ 170 ]}

หน่วยความจำแฟลช NAND แบบระนาบมีหลายชั้น ซึ่งใช้ SADP ที่ระยะห่างต่ำกว่า 80 นาโนเมตร และ SAQP ที่ระยะห่างต่ำกว่า 40 นาโนเมตร

หน่วยความจำแฟลช 3D NAND ใช้ SADP สำหรับบางเลเยอร์ แม้ว่าจะไม่สามารถขยายขนาดในแนวนอนได้อย่างมาก แต่การใช้การเรียงซ้อนแบบสตริงใน 3D NAND จะหมายถึงการใช้การสร้างลวดลายหลายชั้น (แบบลิโทกราฟี-เอทช์) เพื่อสร้างลวดลายให้กับช่องสัญญาณแนวตั้ง

โดยทั่วไปสำหรับ NAND นั้น SADP จะสร้างรูปแบบเส้นชุดหนึ่งจากมาสก์หลัก ตามด้วยการใช้มาสก์ตัดแต่งเพื่อลบปลายลูปออก และเชื่อมต่อแพดด้วยมาสก์ที่สาม^{[ 171 ]}

การสร้างลวดลายหลายชั้นด้วย EUV ไม่ได้ถูกตัดออกไป โดยเฉพาะอย่างยิ่งสำหรับโหนด 5 นาโนเมตร ทั้งนี้เนื่องจากเหตุผลหลายประการ ประการแรก มีข้อกำหนดที่เข้มงวดมากขึ้นเกี่ยวกับระยะห่างระหว่างปลายเส้นโลหะ (T2T) ^{[ 172 ]}นอกจากนี้ ระยะห่างระหว่างรอยตัดต้องไม่น้อยเกินไปจนทำให้ส่วนของเส้นที่อยู่ระหว่างนั้นถูกเปิดเผย

เมื่อระยะห่างขั้นต่ำลดลงเหลือ 32 นาโนเมตรหรือน้อยกว่านั้น ข้อบกพร่องแบบสุ่มจะแพร่หลายมากพอ^{[ 173 ]}ที่จะต้องพิจารณาการสร้างลวดลายคู่ที่ความกว้างของการออกแบบที่ใหญ่ขึ้นอีกครั้ง

ที่ระยะห่างประมาณ 30 นาโนเมตรหรือน้อยกว่านั้น การส่องสว่างยังถูกจำกัดไว้ที่การเติมรูรับแสงที่ต่ำมากต่ำกว่า 20% ^{[ 174 ] [ 175 ]}ซึ่งทำให้พลังงานแหล่งกำเนิด EUV ส่วนใหญ่ไม่ได้ถูกใช้งาน ส่งผลให้ปริมาณงานลดลงอย่างมาก

ดังนั้น การสร้างลวดลายหลายชั้นสำหรับ EUV ภายใต้กฎการออกแบบที่กว้างขึ้น จึงเป็นสิ่งที่ควรพิจารณาในทางปฏิบัติในปัจจุบัน ทั้งในแง่ของผลผลิตและปริมาณงาน

ในปี 2025 ได้มีการเปิดเผยว่ารูปแบบรูพรุนแบบสุ่มขนาด 36 นาโนเมตรจำเป็นต้องใช้การสร้างรูปแบบคู่ด้วย EUV เพื่อหลีกเลี่ยงปริมาณรังสีที่มากเกินไป^{[ 176 ] [ 177 ]}แต่การสร้างรูปแบบคู่ด้วย DUV ก็เพียงพอแล้ว^{[ 178 ]}