เครือข่ายบนชิปหรือNetwork on Chip ( NoC / ˌ ɛ n ˌ oʊ ˈ s iː / en-oh- SEEหรือ/ n ɒ k / knock ) ^{[ nb 1 ]}คือระบบย่อยการสื่อสารบนเครือข่ายบนวงจรรวม (ชิป) ซึ่งโดยทั่วไปแล้วจะอยู่ระหว่างโมดูลในระบบบนชิป (SoC) โมดูลบน IC โดยทั่วไปจะเป็นแกน IP เซมิคอนดักเตอร์ ที่จำลองฟังก์ชันต่างๆ ของระบบคอมพิวเตอร์และได้รับการออกแบบให้เป็นแบบโมดูลาร์ในแง่ของวิทยาศาสตร์เครือข่าย เครือข่ายบนชิปเป็น เครือข่าย การสลับแพ็กเก็ตแบบ เรา เตอร์ระหว่างโมดูล SoC

เทคโนโลยี NoC นำทฤษฎีและวิธีการของเครือข่ายคอมพิวเตอร์มาประยุกต์ใช้กับการสื่อสารภายในชิป และนำมาซึ่งการปรับปรุงที่โดดเด่นเหนือกว่าสถาปัตยกรรมการสื่อสาร แบบ บัสและครอสบาร์ แบบดั้งเดิม

ในช่วงทศวรรษ 2000 นักวิจัยได้เริ่มเสนอการเชื่อมต่อภายในชิปในรูปแบบของเครือข่ายการสลับแพ็กเก็ต^{[ 1 ]}เพื่อแก้ไขปัญหาเรื่องความสามารถในการขยายขนาดของการออกแบบแบบใช้บัส งานวิจัยก่อนหน้านี้ได้เสนอการออกแบบที่กำหนดเส้นทางแพ็กเก็ตข้อมูลแทนการกำหนดเส้นทางสายไฟ^{[ 2 ]}จากนั้น แนวคิดของ "เครือข่ายบนชิป" ได้ถูกเสนอขึ้นในปี 2002 ^{[ 3 ]} NoC ช่วยปรับปรุงความสามารถในการขยายขนาดของระบบบนชิปและประสิทธิภาพการใช้พลังงานของ SoC ที่ซับซ้อนเมื่อเทียบกับการออกแบบระบบย่อยการสื่อสารอื่นๆ NoC เป็นเทคโนโลยีที่กำลังเกิดขึ้นใหม่โดยคาดว่าจะมีการเติบโตอย่างมากในอนาคตอันใกล้ เนื่องจาก สถาปัตยกรรมคอมพิวเตอร์ แบบมัลติคอ ร์ เริ่มแพร่หลายมากขึ้น

NoC สามารถครอบคลุมโดเมนนาฬิกาแบบซิงโครนัสและอะซิงโครนัส ซึ่งเรียกว่าการข้ามโดเมนนาฬิกาหรือใช้ตรรกะอะซิงโครนัสที่ไม่มีนาฬิกาNoCรองรับ สถาปัตยกรรมอิเล็กทรอนิกส์ แบบอะซิงโครนัสทั่วโลกและซิงโครนัสเฉพาะที่ ทำให้แต่ละคอร์โปรเซสเซอร์ หรือหน่วยการทำงานบนระบบบน ชิป มี โดเมนนาฬิกาของตนเอง^{[ 4 ]}

โดยทั่วไป สถาปัตยกรรม NoC จะจำลองเครือข่ายแบบ Small-World (SWN) และเครือข่ายแบบ Scale-Free (SFN) ที่มี ความหนาแน่นต่ำ เพื่อจำกัดจำนวน ความยาว พื้นที่ และการใช้พลังงานของสายเชื่อมต่อและการเชื่อมต่อแบบจุดต่อจุด

โทโพโลยีกำหนดเค้าโครงทางกายภาพและการเชื่อมต่อระหว่างโหนดและช่องสัญญาณ ข้อความจะเดินทางผ่านฮอป และความยาวช่องสัญญาณของแต่ละฮอปจะขึ้นอยู่กับโทโพโลยี โทโพโลยีมีอิทธิพลอย่างมากต่อทั้งความหน่วงและการใช้พลังงาน นอกจากนี้ เนื่องจากโทโพโลยีกำหนดจำนวนเส้นทางทางเลือกระหว่างโหนด จึงส่งผลต่อการกระจายปริมาณการรับส่งข้อมูลเครือข่าย และด้วยเหตุนี้จึงส่งผลต่อแบนด์วิดท์และประสิทธิภาพของเครือข่ายที่ได้รับ^{[ 5 ]}

โดยทั่วไปแล้ว วงจรไอซีได้รับการออกแบบโดยใช้ การเชื่อมต่อ แบบจุดต่อจุดโดยเฉพาะ โดยใช้สายไฟหนึ่งเส้นต่อสัญญาณหนึ่งตัว ส่งผลให้โครงสร้างเครือข่ายมีความหนาแน่นสูงโดยเฉพาะอย่างยิ่งสำหรับการออกแบบขนาดใหญ่ วิธีนี้มีข้อจำกัดหลายประการจาก มุมมอง การออกแบบทางกายภาพต้องใช้พลังงานเป็นกำลังสองของจำนวนการเชื่อมต่อ สายไฟใช้พื้นที่ส่วนใหญ่ของชิปและใน เทคโนโลยี CMOS ระดับนาโนเมตร การเชื่อมต่อจะส่งผลต่อทั้งประสิทธิภาพและการใช้พลังงาน แบบไดนามิก เนื่องจาก1การส่งสัญญาณผ่านสายไฟบนชิปต้องใช้รอบสัญญาณนาฬิกา หลายรอบ นอกจากนี้ยังทำให้ เกิด ความจุความต้านทาน และความเหนี่ยวนำปรสิตในวงจรมากขึ้น (ดูหลักการของ Rentสำหรับการอภิปรายเกี่ยวกับข้อกำหนดของสายไฟสำหรับการเชื่อมต่อแบบจุดต่อจุด)

ความเบาบางและ การเชื่อมต่อ ที่กระจุกตัวในระบบย่อยการสื่อสาร ส่งผลให้เกิดการปรับปรุงหลายประการเมื่อเทียบกับระบบ แบบ บัสและ แบบครอ สบาร์ แบบดั้งเดิม

สายไฟในลิงก์ของเครือข่ายบนชิป (Network-on-Chip หรือ NoC) นั้นใช้ร่วมกันโดยสัญญาณ จำนวนมาก ทำให้เกิดการประมวลผลแบบขนานในระดับสูง เนื่องจาก ลิงก์ข้อมูล ทั้งหมด ใน NoC สามารถทำงานพร้อมกันกับแพ็กเก็ตข้อมูลที่แตกต่างกันได้ดังนั้นเมื่อความซับซ้อนของระบบรวมเพิ่มขึ้นเรื่อยๆ NoC จึงให้ประสิทธิภาพ (เช่นปริมาณงาน ) และความสามารถในการขยายขนาดที่ดีขึ้น เมื่อเทียบกับสถาปัตยกรรมการสื่อสารแบบเดิม (เช่น สายสัญญาณแบบจุดต่อจุดเฉพาะ, บัส ร่วม หรือบัสแบบแบ่งส่วนที่มีบริดจ์ ) อัลกอริทึมจะต้องได้รับการออกแบบในลักษณะที่ให้การประมวลผลแบบขนานในระดับสูงและสามารถใช้ศักยภาพของ NoC ได้อย่างเต็มที่

^{นัก วิจัย}บางคนคิดว่า NoC จำเป็นต้องรองรับคุณภาพของบริการ (QoS) กล่าวคือต้องบรรลุข้อกำหนดต่างๆ ในแง่ของปริมาณงาน ความล่าช้าแบบ end - to-end ความเป็นธรรม [ ^{6 ]}และกำหนดเวลาการคำนวณแบบเรียลไทม์ รวมถึงการเล่นเสียงและวิดีโอ เป็นเหตุผลหนึ่งที่ต้องให้การสนับสนุน QoS อย่างไรก็ตาม การใช้งานระบบในปัจจุบัน เช่นVxWorks , RTLinuxหรือQNXสามารถบรรลุการคำนวณแบบเรียลไทม์ในระดับต่ำกว่ามิลลิวินาทีได้โดยไม่ต้องใช้ฮาร์ดแวร์พิเศษ

สิ่งนี้อาจบ่งชี้ว่าสำหรับ แอปพลิเคชัน แบบเรียลไทม์ จำนวนมาก คุณภาพการบริการของโครงสร้างพื้นฐานการเชื่อมต่อภายในชิปที่มีอยู่เพียงพอแล้ว และจำเป็นต้องใช้ตรรกะฮาร์ดแวร์ เฉพาะเพื่อให้ได้ความแม่นยำระดับไมโครวินาที ซึ่งเป็นระดับที่ผู้ใช้ปลายทางไม่ค่อยต้องการในทางปฏิบัติ (การกระตุกของเสียงหรือวิดีโอต้องการเพียงการรับประกันความหน่วงเวลาในระดับหนึ่งในสิบของมิลลิวินาทีเท่านั้น) แรงจูงใจอีกประการหนึ่งสำหรับ คุณภาพการบริการ (QoS) ระดับ NoC คือการรองรับผู้ใช้พร้อมกันหลายรายที่ใช้ทรัพยากรร่วมกันของชิปมัลติโปรเซสเซอร์ ตัวเดียว ใน โครงสร้างพื้นฐาน การประมวลผลแบบคลาวด์ สาธารณะ ในกรณีดังกล่าว ตรรกะ QoS ของฮาร์ดแวร์ช่วยให้ผู้ให้บริการสามารถให้การรับประกันตามสัญญาเกี่ยวกับระดับการบริการที่ผู้ใช้ได้รับ ซึ่งเป็นคุณสมบัติที่ลูกค้าองค์กรหรือภาครัฐบางรายอาจต้องการ

ยังมีปัญหาการวิจัยที่ท้าทายอีกมากมายที่ต้องแก้ไขในทุกระดับ ตั้งแต่ระดับการเชื่อมต่อทางกายภาพไปจนถึงระดับเครือข่าย และไปจนถึงสถาปัตยกรรมระบบและซอฟต์แวร์แอปพลิเคชัน การประชุมวิจัยเฉพาะเรื่องเครือข่ายบนชิปครั้งแรกจัดขึ้นที่มหาวิทยาลัยพรินซ์ตันในเดือนพฤษภาคม พ.ศ. 2550 ^{[ 7 ]} การประชุมนานาชาติ IEEEครั้งที่สองเกี่ยวกับเครือข่ายบนชิปจัดขึ้นในเดือนเมษายน พ.ศ. 2551 ที่มหาวิทยาลัยนิวคาสเซิล

มีการวิจัยเกี่ยวกับท่อนำแสงแบบ รวม และอุปกรณ์ที่ประกอบด้วยเครือข่ายแสงบนชิป (ONoC) ^{[ 8 ] [ 9 ]}

วิธีที่เป็นไปได้ในการเพิ่มประสิทธิภาพของ NoC คือการใช้ช่องทางการสื่อสารไร้สายระหว่างชิปเล็ตซึ่งเรียกว่าเครือข่ายไร้สายบนชิป (WiNoC) ^{[ 10 ]}

ในระบบมัลติคอร์ที่เชื่อมต่อกันด้วย NoC ข้อความความสอดคล้องและคำขอแคชพลาดจะต้องผ่านสวิตช์ ดังนั้น สวิตช์จึงสามารถเสริมด้วยองค์ประกอบการติดตามและการส่งต่อแบบง่าย ๆ เพื่อตรวจจับว่าบล็อกแคชใดจะถูกร้องขอในอนาคตโดยคอร์ใด จากนั้น องค์ประกอบการส่งต่อจะส่งบล็อกที่ร้องขอไปยังทุกคอร์ที่อาจร้องขอบล็อกนั้นในอนาคต กลไกนี้ช่วยลดอัตราแคชพลาด^{[ 11 ]}

การพัฒนาและการศึกษา NoC จำเป็นต้องเปรียบเทียบข้อเสนอและตัวเลือกต่างๆ รูปแบบการจราจร NoC กำลังอยู่ระหว่างการพัฒนาเพื่อช่วยในการประเมินดังกล่าว เกณฑ์มาตรฐาน NoC ที่มีอยู่ ได้แก่ NoCBench และ MCSL NoC Traffic Patterns ^{[ 12 ]}

หน่วยประมวลผลเชื่อมต่อ (IPU) ^{[ 13 ]}คือเครือข่ายการสื่อสารบนชิปที่มี ส่วนประกอบ ฮาร์ดแวร์และซอฟต์แวร์ซึ่งร่วมกันดำเนินการฟังก์ชันหลักของ โมเดลการเขียนโปรแกรม ระบบบนชิป ที่แตกต่างกัน ผ่านชุดของพรีมิทีฟการสื่อสารและการซิงโครไนซ์และให้บริการแพลตฟอร์มระดับต่ำ เพื่อเปิดใช้งานคุณสมบัติขั้นสูง ในแอปพลิเคชันเฮเทอโรจีนัสสมัยใหม่บนไดเดียว

• หลอดเลือดแดง
• ระบบอัตโนมัติการออกแบบอิเล็กทรอนิกส์ (EDA)
• การออกแบบวงจรรวม
• คูดา
• ทำงานแบบอะซิงโครนัสทั่วโลก แต่ซิงโครนัสในระดับท้องถิ่น
• สถาปัตยกรรมเครือข่าย

• Kundu, Santanu; Chattopadhyay, Santanu (2014). เครือข่ายบนชิป: การรวมระบบบนชิปรุ่นต่อไป (  ฉบับพิมพ์ครั้งที่ 1). โบคา ราตัน, ฟลอริดา: CRC Press. ISBN 978-1-4665-6527-2. OCLC 895661009 . 
• Sheng Ma; Libo Huang; Mingche Lai; Wei Shi; Zhiying Wang (2014). เครือข่ายบนชิป: จากการนำไปใช้งานสู่กระบวนทัศน์การเขียนโปรแกรม (  ฉบับพิมพ์ครั้งที่ 1). อัมสเตอร์ดัม, เนเธอร์แลนด์: Morgan Kaufmann. ISBN 978-0-12-801178-2. OCLC 894609116 . 
• Giorgios Dimitrakopoulos; Anastasios Psarras; Ioannis Seitanidis (27 สิงหาคม 2557). สถาปัตยกรรมไมโครของเราเตอร์เครือข่ายบนชิป: มุมมองของนักออกแบบ (  ฉบับพิมพ์ครั้งที่ 1). นิวยอร์ก, นิวยอร์ก. ISBN 978-1-4614-4301-8. OCLC 890132032 . {{cite book}}: CS1 maint: ไม่พบตำแหน่งผู้เผยแพร่ ( ลิงก์ )
• นาตาลี เอนไรท์ เจอร์เกอร์; ทูชาร์กฤษณะ; หลี่ซืออัน เปห์ (19-06-2560) เครือข่ายออนชิป (  ฉบับที่ 2) ซานราฟาเอล แคลิฟอร์เนียไอเอสบีเอ็น 978-1-62705-996-1. OCLC 991871622 . {{cite book}}: CS1 maint: ไม่พบตำแหน่งผู้เผยแพร่ ( ลิงก์ )
• Marzieh Lenjani; Mahmoud Reza Hashemi (2014). "แผนการแบบต้นไม้เพื่อลดอัตราการพลาดแคชที่ใช้ร่วมกันโดยใช้ประโยชน์จากความคล้ายคลึงกันในระดับภูมิภาค สถิติ และเวลา" . IET Computers & Digital Techniques . 8 : 30– 48. doi : 10.1049/iet-cdt.2011.0066 . เก็บถาวรจากต้นฉบับเมื่อวันที่ 9 ธันวาคม 2018

• การประชุมเชิงปฏิบัติการเรื่อง NoC ปี 2006 เก็บถาวร เมื่อวันที่ 19 กรกฎาคม 2011 ที่Wayback Machine
• NoCS 2007 - การประชุมวิชาการนานาชาติ ACM/IEEE ครั้งที่ 1 ว่าด้วยเครือข่ายบนชิป (Networks-on-Chip) เก็บถาวร เมื่อวันที่ 1 กันยายน 2008 ที่Wayback Machine
• NoCS 2008 - การประชุมวิชาการนานาชาติ IEEE ครั้งที่ 2 ว่าด้วยเครือข่ายบนชิป (Networks-on-Chip) เก็บถาวร เมื่อวันที่ 16 ตุลาคม 2550 ที่Wayback Machine
• Jean-Jacques Lecler, Gilles Baillieu, Design Automation for Embedded Systems (Springer), "การสำรวจและปรับปรุงสถาปัตยกรรมเครือข่ายบนชิปที่ขับเคลื่อนด้วยแอปพลิเคชันสำหรับ SoC ที่ซับซ้อน", มิถุนายน 2011, เล่มที่ 15, ฉบับที่ 2, หน้า 133–158, doi:10.1007/s10617-011-9075-5 [ออนไลน์] http://www.arteris.com/hs-fs/hub/48858/file-14363521-pdf/docs/springer-appdrivennocarchitecture8.5x11.pdf