พาวเวอร์5

พาวเวอร์5 เอ็มซีเอ็ม
ข้อมูลทั่วไป
เปิดตัว	2004
ออกแบบโดย	ไอบีเอ็ม
ผลงาน
ความเร็วสัญญาณนาฬิกาCPU สูงสุด	1.5  GHz ถึง 2.3  GHz
ข้อกำหนดทางกายภาพ
แกนกลาง	2
แคช
แคช L1	32+32 KB/คอร์
แคช L2	1.875 MB/ชิป
แคช L3	36 MB/ชิป (นอกชิป)
สถาปัตยกรรมและการจำแนกประเภท
โหนดเทคโนโลยี	130 นาโนเมตร ถึง 90 นาโนเมตร
ชุดคำสั่ง	พาวเวอร์พีซี 2.02
ประวัติศาสตร์
ผู้มาก่อน	พาวเวอร์4
ผู้สืบทอด	พาวเวอร์6

POWER5 เป็นไมโครโปรเซสเซอร์ที่พัฒนาและผลิตโดยIBMเป็นรุ่นปรับปรุงของPOWER4การปรับปรุงหลักๆ คือการรองรับการทำงานแบบมัลติเธรดพร้อมกัน (SMT) และตัวควบคุมหน่วยความจำ ในตัว POWER5 เป็น ไมโครโปรเซสเซอร์ แบบดูอัลคอร์โดยแต่ละคอร์รองรับเธรด ทางกายภาพหนึ่งเธรด และเธรดเชิงตรรกะสองเธรด รวมเป็นเธรดทางกายภาพสองเธรดและเธรดเชิงตรรกะสี่เธรด

รายละเอียดทางเทคนิคของไมโครโปรเซสเซอร์ถูกนำเสนอครั้งแรกในงาน ประชุม Hot Chips ปี 2003 คำอธิบายที่สมบูรณ์ยิ่งขึ้นได้ถูกนำเสนอในงาน Microprocessor Forum 2003 เมื่อวันที่ 14 ตุลาคม 2003 POWER5 ไม่ได้วางจำหน่ายทั่วไปและถูกใช้งานเฉพาะโดย IBM และพันธมิตรของพวกเขาเท่านั้น ระบบที่ใช้ไมโครโปรเซสเซอร์นี้เปิดตัวในปี 2004 POWER5 แข่งขันในตลาดเซิร์ฟเวอร์ระดับสูงสำหรับองค์กร โดยส่วนใหญ่แข่งขันกับ Intel Itanium 2และในระดับที่น้อยกว่าคือ Sun Microsystems UltraSPARC IVและ Fujitsu SPARC64 Vมันถูกแทนที่ด้วยรุ่นที่ได้รับการปรับปรุงในปี 2005 คือ POWER5+

POWER5 เป็นการพัฒนาต่อยอดจากPOWER4การเพิ่มฟังก์ชันมัลติเธรดดิ้ง แบบสองทิศทาง ทำให้จำเป็นต้องทำสำเนาของสแต็กส่งคืน, ตัวนับโปรแกรม , บัฟเฟอร์คำสั่ง, หน่วยเสร็จสิ้นกลุ่ม และคิวจัดเก็บ เพื่อให้แต่ละเธรดมีทรัพยากรของตนเอง ทรัพยากรส่วนใหญ่ เช่น ไฟล์รีจิสเตอร์และหน่วยประมวลผล จะถูกใช้ร่วมกัน แม้ว่าแต่ละเธรดจะเห็นชุดรีจิสเตอร์ของตนเองก็ตาม POWER5 ใช้ระบบมัลติเธรดดิ้งพร้อมกัน (SMT) ซึ่งสองเธรดจะทำงานพร้อมกัน POWER5 สามารถปิดใช้งาน SMT เพื่อเพิ่มประสิทธิภาพสำหรับภาระงานปัจจุบันได้

เนื่องจากทรัพยากรหลายอย่าง เช่น ไฟล์รีจิสเตอร์ ถูกใช้งานร่วมกันโดยสองเธรด ในหลายกรณีจึงมีการเพิ่มความจุเพื่อชดเชยประสิทธิภาพที่ลดลง จำนวนรีจิสเตอร์จำนวนเต็มและจำนวนทศนิยมเพิ่มขึ้นเป็น 120 ตัว จากเดิม 80 ตัวสำหรับจำนวนเต็มและ 72 ตัวสำหรับจำนวนทศนิยมใน POWER4 คิวการออกคำสั่งจำนวนทศนิยมก็เพิ่มความจุเป็น 24 รายการ จากเดิม 20 รายการ ความจุของแคชรวม L2 เพิ่มขึ้นเป็น 1.875  MB และการเชื่อมโยงแบบเซ็ต เพิ่มขึ้น เป็น 10 ทาง แคชรวม L3 ถูกนำมาไว้ในแพ็กเกจแทนที่จะอยู่ภายนอกในชิปแยกต่างหาก ความจุของแคชเพิ่มขึ้นเป็น 36  MB เช่นเดียวกับ POWER4 แคชนี้ถูกใช้งานร่วมกันโดยสองคอร์ การเข้าถึงแคชทำได้ผ่านบัสแบบทิศทางเดียว 128 บิตสองตัวที่ทำงานที่ความถี่ครึ่งหนึ่งของความถี่คอร์

ตัวควบคุมหน่วยความจำแบบออนชิป รองรับหน่วยความจำ DDRและDDR2ได้สูงสุด 64  GB โดยใช้บัสอนุกรมความถี่สูงในการสื่อสารกับบัฟเฟอร์ภายนอกที่เชื่อมต่อโมดูลหน่วยความจำแบบอินไลน์คู่ (DIMM) กับไมโครโปรเซสเซอร์

POWER5 ประกอบด้วยทรานซิสเตอร์ 276 ล้านตัว และมีพื้นที่ 389 ^{ตาราง} มิลลิเมตรผลิตโดย IBM ด้วยกระบวนการ CMOS ( complementary metal–oxide–semiconductor ) บนซิลิคอนบนฉนวน (SOI) ความหนา 0.13 ไมโครเมตร พร้อม ชั้นเชื่อมต่อทองแดง แปดชั้น ชิป POWER5 บรรจุอยู่ในโมดูลแบบสองชิป (DCM) หรือโมดูลแบบหลายชิป (MCM) DCM ประกอบด้วยชิป POWER5 หนึ่งตัวและชิปแคช L3 ที่เกี่ยวข้อง ส่วน MCM ประกอบด้วยชิป POWER5 สี่ตัวและชิปแคช L3 สี่ตัว โดยแต่ละตัวสำหรับชิป POWER5 หนึ่งตัว และมีขนาด 95 มิลลิเมตร x 95 มิลลิเมตร^{[ 1 ] [ 2 ]}   

ในระบบระดับไฮเอนด์ สามารถเชื่อมต่อโปรเซสเซอร์ POWER5 หลายตัวเข้าด้วยกันเพื่อทำหน้าที่เป็นโปรเซสเซอร์เวกเตอร์ ตัวเดียว โดยใช้เทคโนโลยีที่เรียกว่าViVA (Virtual Vector Architecture)

POWER5+ เป็นรุ่นปรับปรุงของ POWER5 ที่เปิดตัวเมื่อวันที่ 4 ตุลาคม 2548 การปรับปรุงในเบื้องต้นคือการใช้พลังงานที่ต่ำลง เนื่องจากกระบวนการผลิตที่ทันสมัยกว่า ชิป POWER5+ ใช้ กระบวนการผลิต 90 นาโนเมตร ส่งผลให้ขนาดของชิปลดลงจาก 389 ^{ตาราง} มิลลิเมตรเหลือ243 ^{ตาราง}มิลลิเมตร 

ความถี่สัญญาณนาฬิกาไม่ได้ถูกเพิ่มขึ้นตั้งแต่เริ่มวางจำหน่าย และยังคงอยู่ที่ระหว่าง 1.5 ถึง 1.9  GHz ต่อมาในวันที่ 14 กุมภาพันธ์ 2549 เวอร์ชันใหม่ได้เพิ่มความถี่สัญญาณนาฬิกาเป็น 2.2  GHz และ ในวันที่ 25 กรกฎาคม 2549 ก็เพิ่มขึ้นเป็น 2.3 GHz

ไมโครโปรเซสเซอร์ POWER5+ บรรจุอยู่ในแพ็คเกจเดียวกับไมโครโปรเซสเซอร์ POWER5 รุ่นก่อนหน้า แต่ยังมีจำหน่ายในรูปแบบโมดูลสี่ชิป (QCM) ซึ่งประกอบด้วยชิป POWER5+ สองตัวและชิปแคช L3 สองตัว โดยแต่ละตัวใช้สำหรับชิป POWER5+ หนึ่งตัว ชิป QCM เหล่านี้ทำงานที่ความถี่สัญญาณนาฬิกาประมาณ 1.5 ถึง 1.8  GHz

IBM ใช้ไมโครโปรเซสเซอร์ DCM และMCM POWER5 ใน ตระกูลเซิร์ฟเวอร์ System pและSystem  iใน เซิร์ฟเวอร์จัดเก็บข้อมูล DS8000และเป็นไมโครโปรเซสเซอร์ฝังตัวในเครื่องพิมพ์ Infoprint ระดับไฮเอนด์ IBM ใช้ไมโครโปรเซสเซอร์ DCM POWER5 ใน เวิร์กสเตชัน IntelliStation POWER  285 ระดับ ไฮเอนด์ ผู้ใช้ไมโครโปรเซสเซอร์ POWER5 จากภายนอก ได้แก่Groupe Bullในเซิร์ฟเวอร์ Escala และ Hitachi ในคอมพิวเตอร์ SR11000 ที่มีไมโครโปรเซสเซอร์ POWER5+ มากถึง 128 ตัว ซึ่งมีการติดตั้งหลายแห่งที่ปรากฏใน รายชื่อซูเปอร์คอมพิวเตอร์ TOP500 ประจำปี 2007 IBM ใช้ POWER5+ QCM ใน เซิร์ฟเวอร์ System p5 510Q, 520Q, 550Q และ 560Q ^{[ 3 ]}

• ระบบ IBM p
• ไมโครโปรเซสเซอร์ IBM Power
• พาวเวอร์พีซี
• พาวเวอร์6

• เปรียบเทียบและวิเคราะห์ประสิทธิภาพของ รถมอเตอร์ไซค์รุ่นซูเปอร์เฮฟวี่เวท POWER5 และ Montecito โดยอธิบายถึงการเปลี่ยนแปลงที่สำคัญระหว่าง POWER4 และ POWER5 พร้อมทั้งประมาณการประสิทธิภาพ
• ระบบคลัสเตอร์ประสิทธิภาพสูง IBM Power5+ p5-575 Cluster 1600 และระบบจัดเก็บข้อมูล DDN S2A9550มหาวิทยาลัยเท็กซัสเอแอนด์เอ็ม