เซมิคอนดักเตอร์โลหะออกไซด์เสริม(CMOS / ˈ siː m ɒ s / SEE - moss ) เป็นกระบวนการผลิตทรานซิสเตอร์สนามแม่เหล็กโลหะออกไซด์เซมิคอนดักเตอร์ (MOSFET) ชนิดหนึ่งที่ใช้ MOSFET ชนิด pและชนิด n เป็นคู่ที่เสริมกันและสมมาตร สำหรับฟังก์ชันตรรกะ^{[ 1 ]}เทคโนโลยี CMOS ใช้ในการสร้าง ชิป วงจรรวม (IC) รวมถึงไมโครโปรเซสเซอร์ไมโครคอนโทรลเลอร์ชิปหน่วยความจำและ วงจร ตรรกะดิจิทัลอื่นๆCMOS แซงหน้าตรรกะNMOSในฐานะกระบวนการผลิต MOSFET ที่โดดเด่นสำหรับ ชิป วงจรรวมขนาดใหญ่มาก (VLSI) ในช่วงทศวรรษ 1980 และแทนที่ เทคโนโลยี ตรรกะทรานซิสเตอร์-ทรานซิสเตอร์ (TTL) รุ่นก่อนหน้าในเวลาเดียวกัน ตั้งแต่นั้นมา CMOS ก็ยังคงเป็นกระบวนการผลิตมาตรฐานสำหรับอุปกรณ์เซมิคอนดักเตอร์ MOSFET ณ ปี 2011 ชิป IC ร้อยละ 99 รวมถึง IC ดิจิทัลอนาล็อกและ IC แบบผสมสัญญาณ ส่วนใหญ่ ผลิตโดยใช้เทคโนโลยี CMOS ^{[ 2 ]}

ในปี 1948 จอห์น บาร์ดีนและวอลเตอร์ แบรตเทนผู้คิดค้นเทคโนโลยีทรานซิสเตอร์เป็นคนแรก ได้จดสิทธิบัตรทรานซิสเตอร์แบบมีฉนวนกั้น (IGFET) ที่มีชั้นผกผัน แนวคิดของบาร์ดีนเป็นพื้นฐานของเทคโนโลยี CMOS ในปัจจุบัน กระบวนการผลิต CMOS ถูกนำเสนอโดยแฟรงค์ แวนลาสและชิห์-ทัง ซาห์จากบริษัทแฟร์ไชลด์ เซมิคอนดักเตอร์ในการประชุมวงจรโซลิดสเตทนานาชาติในปี 1963 ต่อมาแวนลาสได้ยื่นขอสิทธิบัตรสหรัฐอเมริกาหมายเลข 3,356,858สำหรับวงจร CMOS และได้รับการอนุมัติในปี 1967 บริษัท RCAได้นำเทคโนโลยีนี้ออกสู่ตลาดโดยใช้เครื่องหมายการค้า "COS-MOS" ในช่วงปลายทศวรรษ 1960 ทำให้ผู้ผลิตรายอื่นต้องหาชื่ออื่น จนกระทั่ง "CMOS" กลายเป็นชื่อมาตรฐานสำหรับเทคโนโลยีนี้ในช่วงต้นทศวรรษ 1970 คุณลักษณะสำคัญสองประการของอุปกรณ์ CMOS คือความต้านทานต่อสัญญาณรบกวน สูง และการใช้พลังงาน ไฟฟ้าสถิตต่ำ ^{[ 3 ]}เนื่องจากทรานซิสเตอร์ ตัวหนึ่ง ของคู่ MOSFET ปิดอยู่เสมอ การรวมกันแบบอนุกรมจึงดึงพลังงานจำนวนมากเพียงชั่วขณะระหว่างการสลับระหว่างสถานะเปิดและปิดเท่านั้น ด้วยเหตุนี้ อุปกรณ์ CMOS จึงไม่สร้างความร้อนส่วนเกิน มาก เท่ากับตรรกะรูปแบบอื่น เช่นตรรกะ NMOSหรือตรรกะทรานซิสเตอร์-ทรานซิสเตอร์ (TTL) ซึ่งโดยปกติจะมีกระแสคงที่อยู่บ้างแม้ว่าจะไม่ได้เปลี่ยนสถานะ คุณลักษณะเหล่านี้ทำให้ CMOS สามารถรวมฟังก์ชันตรรกะที่มีความหนาแน่นสูงไว้ในชิปได้ ด้วยเหตุผลนี้เป็นหลักที่ทำให้ CMOS กลายเป็นเทคโนโลยีที่ใช้กันอย่างแพร่หลายที่สุดในการนำไปใช้ในชิป VLSI

วลี "โลหะ-ออกไซด์-เซมิคอนดักเตอร์" หมายถึงโครงสร้างทางกายภาพของทรานซิสเตอร์สนามไฟฟ้า MOS ซึ่งมี ขั้วไฟฟ้า เกตโลหะวางอยู่บนฉนวนออกไซด์ ซึ่งอยู่บนวัสดุเซมิคอนดักเตอร์ อีกทีหนึ่ง เดิมที มีการใช้ อลูมิเนียมแต่ปัจจุบันวัสดุที่ใช้คือโพลีซิลิคอนเกตโลหะอื่นๆ กลับมาได้รับความนิยมอีกครั้งด้วยการเกิดขึ้นของ วัสดุ ไดอิเล็กทริกที่มีค่า κ สูงในกระบวนการ CMOS ดังที่ IBM และ Intel ประกาศสำหรับ โหนด 45 นาโนเมตรและขนาดที่เล็กกว่า^{[ 4 ]}

เทคโนโลยี CMOS ยังถูกนำไปใช้ในวงจรอนาล็อกเช่นเซ็นเซอร์ภาพ ( เซ็นเซอร์ CMOS ), ตัวแปลงข้อมูล , วงจร RF ( RF CMOS ) และทรานซีฟเวอร์ แบบรวมวงจรสูง สำหรับการสื่อสารหลายประเภท

หลักการสมมาตรเสริมได้รับการแนะนำครั้งแรกโดยGeorge Sziklaiในปี 1953 ซึ่งต่อมาได้กล่าวถึงวงจรไบโพลาร์เสริมหลายวงจรPaul Weimer ซึ่งทำงาน อยู่ที่RCA เช่นกัน ได้คิดค้นวงจร ทรานซิสเตอร์ฟิล์มบาง (TFT) เสริม ในปี 1962 ซึ่งเป็นญาติใกล้ชิดของ CMOS เขาคิดค้น วงจร ฟลิปฟลอปและอินเวอร์เตอร์เสริม แต่ไม่ได้ทำงานเกี่ยวกับตรรกะเสริมที่ซับซ้อนกว่านั้น เขาเป็นคนแรกที่สามารถนำ TFT แบบ p-channel และ n-channel มาใส่ในวงจรบนพื้นผิวเดียวกันได้ สามปีก่อนหน้านั้นJohn T. Wallmarkและ Sanford M. Marcus ได้ตีพิมพ์ฟังก์ชันตรรกะที่ซับซ้อนหลากหลายที่นำมาใช้เป็นวงจรรวมโดยใช้JFETรวมถึงวงจรหน่วยความจำเสริม Frank Wanlass คุ้นเคยกับงานที่ Weimer ทำที่ RCA ^{[ 6 ] [ 7 ] [ 8 ] [ 9 ] [ 10 ] [ 11 ]}

ในปี พ.ศ. 2498 คาร์ล ฟรอชและลินคอล์น เดอริค บังเอิญปลูกชั้นซิลิคอนไดออกไซด์บนแผ่นเวเฟอร์ซิลิคอน ซึ่งพวกเขาได้สังเกตเห็นผลของการทำให้พื้นผิวเฉื่อย^{[ 12 ]}ในปี พ.ศ. 2490 ฟรอชและเดอริคได้ใช้การมาสก์และการตกตะกอนล่วงหน้าเพื่อผลิตทรานซิสเตอร์ซิลิคอน พวกเขาแสดงให้เห็นว่าซิลิคอนไดออกไซด์ช่วยปกป้องแผ่นเวเฟอร์ซิลิคอนจากการแพร่ของสารเจือปนเข้าไปในเวเฟอร์ และเป็นฉนวนป้องกันความเสียหายจากความร้อนในระหว่างกระบวนการ^{[ 12 ] [ 13 ]}เจ.อาร์. ลิเจนซา และดับเบิลยู.จี. สปิตเซอร์ ศึกษาถึงกลไกของออกไซด์ที่เติบโตด้วยความร้อนและสร้างชั้น Si/SiO2 คุณภาพสูง_ในปีพ.ศ. 2503 ^{[ 14 ] [ 15 ] [ 16 ]}

จากการวิจัยนี้Mohamed AtallaและDawon Kahngได้เสนอทรานซิสเตอร์ MOS ซิลิคอนในปี 1959 ^{[ 17 ]}และได้สาธิตอุปกรณ์ MOS ที่ใช้งานได้จริงร่วมกับทีมงาน Bell Labs ของพวกเขาในปี 1960 ^{[ 18 ] [ 19 ]}ทีมงานของพวกเขารวมถึง EE LaBate และ EI Povilonis ผู้สร้างอุปกรณ์; MO Thurston, LA D'Asaro และ JR Ligenza ผู้พัฒนากระบวนการแพร่กระจาย และ HK Gummel และ R. Lindner ผู้ทำการวิเคราะห์คุณสมบัติของอุปกรณ์^{[ 20 ] [ 21 ]}เดิมทีมีตรรกะ MOSFET สองประเภท คือPMOS ( MOS ชนิด p ) และNMOS ( MOS ชนิด n ) ^{[ 22 ]}

ในปี พ.ศ. 2491 Bardeen และ Brattain ได้จดสิทธิบัตรต้นกำเนิดของ MOSFET ซึ่งเป็น FET แบบเกตฉนวน (IGFET) ที่มีชั้นผกผัน สิทธิบัตรของ Bardeen และแนวคิดของชั้นผกผันเป็นพื้นฐานของเทคโนโลยี CMOS ในปัจจุบัน^{[ 23 ]}ตรรกะ MOSFET ชนิดใหม่ที่รวมกระบวนการ PMOS และ NMOS เข้าด้วยกันได้รับการพัฒนาขึ้น เรียกว่า CMOS (complementary MOS) โดย Chih-Tang Sah และFrank Wanlassที่ Fairchild ในเดือนกุมภาพันธ์ พ.ศ. 2506 พวกเขาได้ตีพิมพ์สิ่งประดิษฐ์นี้ในเอกสารวิจัย^{[ 24 ] [ 25 ]}ทั้งในเอกสารวิจัยและสิทธิบัตรที่ Wanlass ยื่นจดนั้น ได้มีการอธิบายถึงการผลิตอุปกรณ์ CMOS โดยอาศัยการออกซิเดชันด้วยความร้อนของพื้นผิวซิลิคอนเพื่อให้ได้ชั้นของซิลิคอนไดออกไซด์ที่อยู่ระหว่างหน้าสัมผัสเดรนและหน้าสัมผัสซอร์ส^{[ 26 ] [ 25 ]}

เทคโนโลยี CMOS ได้รับการนำมาใช้ในเชิงพาณิชย์โดยRCAในช่วงปลายทศวรรษ 1960 RCA ได้นำ CMOS มาใช้ในการออกแบบวงจรรวม (IC) โดยพัฒนาวงจร CMOS สำหรับ คอมพิวเตอร์ ของกองทัพอากาศในปี 1965 และต่อมาได้พัฒนาชิปหน่วยความจำCMOS SRAM ขนาด 288 บิต ในปี 1968 ^{[ 24 ]}นอกจากนี้ RCA ยังใช้ CMOS สำหรับวงจรรวมซีรีส์ 4000ในปี 1968 โดยเริ่มจากกระบวนการผลิตเซมิคอนดักเตอร์ ขนาด 20 ไมโครเมตรก่อนที่จะค่อยๆ ลดขนาดลงเป็นกระบวนการขนาด 10 ไมโครเมตรในอีกหลายปีถัดมา^{[ 27 ]} 

ในตอนแรก เทคโนโลยี CMOS ถูกมองข้ามโดยอุตสาหกรรมเซมิคอนดักเตอร์ ของอเมริกา โดยเลือกใช้ NMOS แทน ซึ่งมีประสิทธิภาพมากกว่าในขณะนั้น อย่างไรก็ตาม CMOS ได้รับการยอมรับและพัฒนาต่อยอดอย่างรวดเร็วโดยผู้ผลิตเซมิคอนดักเตอร์ของญี่ปุ่น เนื่องจากมีการใช้พลังงานต่ำ ส่งผลให้อุตสาหกรรมเซมิคอนดักเตอร์ของญี่ปุ่นเติบโตขึ้น^{[ 28 ]} ในปี 1969 โตชิบาได้พัฒนา C ² MOS ( CMOS แบบมีสัญญาณนาฬิกา ) ซึ่งเป็นเทคโนโลยีวงจรที่มีการใช้พลังงาน ต่ำกว่าและมีความเร็วในการทำงานเร็วกว่า CMOS ทั่วไป โตชิบาใช้เทคโนโลยี C ² MOS ในการพัฒนา ชิปวงจร รวมขนาดใหญ่ (LSI) สำหรับเครื่องคิดเลขพกพา Elsi Mini LEDของSharpซึ่งพัฒนาขึ้นในปี 1971 และวางจำหน่ายในปี 1972 ^{[ 29 ]} Suwa Seikosha (ปัจจุบันคือ Seiko Epson ) เริ่มพัฒนาชิป CMOS IC สำหรับนาฬิกาควอตซ์Seikoในปี 1969 และเริ่มการผลิตจำนวนมากพร้อมกับการเปิดตัว นาฬิกา Seiko Analog Quartz 38SQW ในปี 1971 ^{[ 30 ]}ผลิตภัณฑ์อิเล็กทรอนิกส์สำหรับผู้บริโภค CMOS ที่ผลิตจำนวนมากเป็นครั้งแรกคือ นาฬิกาดิจิทัล Hamilton Pulsar "Wrist Computer" ซึ่งวางจำหน่ายในปี 1970 ^{[ 31 ]}เนื่องจากการใช้พลังงานต่ำ ตรรกะ CMOS จึงถูกนำมาใช้กันอย่างแพร่หลายในเครื่องคิดเลขและนาฬิกาตั้งแต่ทศวรรษ 1970 เป็นต้นมา^{[ 32 ]}

ไมโครโปรเซสเซอร์รุ่นแรกสุดในช่วงต้นทศวรรษ 1970 คือโปรเซสเซอร์ PMOS ซึ่งในตอนแรกครอง ตลาด อุตสาหกรรมไมโครโปรเซสเซอร์ในช่วงปลายทศวรรษ 1970 ไมโครโปรเซสเซอร์ NMOS ได้แซงหน้าโปรเซสเซอร์ PMOS ไปแล้ว^{[ 33 ]}ไมโครโปรเซสเซอร์ CMOS ได้รับการแนะนำในปี 1975 โดยมีIntersil 6100 [ ^{33 ]}และ RCA CDP 1801 [ ^{34 ] อย่างไรก็ตาม}โปรเซสเซอร์ CMOS ยังไม่ครองตลาดจนกระทั่งถึงทศวรรษ^{1980 [ 33 ]}

ในตอนแรก CMOS ช้ากว่าลอจิก NMOS ดังนั้น NMOS ^จึงถูกนำมาใช้กันอย่างแพร่หลายในคอมพิวเตอร์ในช่วงทศวรรษ 1970 ^{[ 32 ]} ชิปหน่วยความจำ CMOS Intel 5101 (1 kb SRAM ) (1974) มีเวลาเข้าถึง 800 ns [ ^{35 ] [ 36 ]} ในขณะที่ชิป NMOS ที่เร็วที่สุดในขณะนั้น คือชิปหน่วยความจำ HMOS Intel 2147 (4 kb SRAM) (1976) มีเวลาเข้าถึง 55/70 ns ^{[ 32 ] [ 36 ]}ในปี 1978 ทีมวิจัย ของฮิตาชินำโดย โทชิอากิ มาสุฮาระ ได้แนะนำกระบวนการ Hi-CMOS แบบทวินเวลล์ พร้อมด้วยชิปหน่วยความจำ HM6147 (4 kb SRAM) ซึ่งผลิตด้วย กระบวนการ 3 μm ^{[ 32 ] [ 37 ] [ 38 ]}ชิป Hitachi HM6147 สามารถเทียบเท่าประสิทธิภาพ ( การเข้าถึง 55/70 ns) ของชิป Intel 2147 HMOS ได้ ในขณะที่ HM6147 ยังใช้พลังงานน้อยกว่าอย่างมาก (15 mA ) เมื่อเทียบกับ 2147 (110 mA) ด้วยประสิทธิภาพที่เทียบเท่าและการใช้พลังงานที่น้อยกว่ามาก กระบวนการผลิต CMOS แบบทวินเวลล์จึงแซงหน้า NMOS กลายเป็นกระบวนการผลิตเซมิคอนดักเตอร์ที่ ใช้กันทั่วไป สำหรับคอมพิวเตอร์ในช่วงทศวรรษ 1980 ^{[ 32 ]}        

ในช่วงทศวรรษ 1980 ไมโครโปรเซสเซอร์ CMOS ได้แซงหน้าไมโครโปรเซสเซอร์ NMOS ^{[ 33 ]} ยานอวกาศ กาลิเลโอของNASAที่ส่งไปโคจรรอบดาวพฤหัสบดีในปี 1989 ใช้ ไมโครโปรเซสเซอร์ CMOS รุ่น RCA 1802เนื่องจากมีการใช้พลังงานต่ำ^{[ 31 ]}

Intel ได้นำกระบวนการ 1.5 μm มาใช้ใน การผลิตอุปกรณ์เซมิคอนดักเตอร์ CMOS ในปี 1983 ^{[ 39 ]}ในช่วงกลางทศวรรษ 1980 Bijan DavariจากIBMได้พัฒนาเทคโนโลยี CMOS ประสิทธิภาพสูง แรงดันต่ำ และระดับซับไมครอนซึ่งทำให้สามารถพัฒนาคอมพิวเตอร์ที่เร็วขึ้น รวมถึงคอมพิวเตอร์พกพาและอุปกรณ์อิเล็กทรอนิกส์แบบพกพาที่ ใช้แบตเตอรี่ ได้^{[ 40 ]} ในปี 1988 Davari ได้นำทีม IBM สาธิต กระบวนการ CMOS ประสิทธิภาพสูงขนาด 250 นาโนเมตร^{[ 41 ]}

Fujitsu ได้นำกระบวนการ CMOS ขนาด 700 นาโนเมตร ออกสู่ตลาด ในปี 1987 ^{[ 39 ]}จากนั้น Hitachi, Mitsubishi Electric , NECและ Toshiba ก็ได้นำ กระบวนการ CMOS ขนาด 500 นาโนเมตร ออกสู่ตลาด ในปี 1989 ^{[ 42 ]}ในปี 1993 Sony ได้นำกระบวนการ CMOS ขนาด 350 นาโนเมตรออกสู่ตลาดในขณะที่ Hitachi และ NEC ได้นำกระบวนการ CMOS ขนาด 250 นาโนเมตรออกสู่ตลาดHitachi ได้นำกระบวนการ CMOS ขนาด 160 นาโนเมตรออก สู่ตลาดในปี 1995 จากนั้น Mitsubishi ได้นำกระบวนการ CMOS ขนาด 150 นาโนเมตรออกสู่ตลาดในปี 1996 และจากนั้นSamsung Electronicsได้นำกระบวนการ 140 นาโนเมตรออกสู่ตลาดในปี 1999 ^{[ 42 ]}       

ในปี 2000 Gurtej Singh Sandhuและ Trung T. Doan ที่Micron Technologyได้คิดค้นฟิล์มไดอิเล็กทริกที่มีค่าคงที่ไดอิเล็กทริกสูง (high-κ) จาก การตกตะกอนชั้นอะตอม ซึ่งนำไปสู่การพัฒนา กระบวนการ CMOS ขนาด 90 นาโนเมตรที่คุ้มค่า^{[ 40 ] [ 43 ]} Toshiba และ Sony ได้พัฒนา กระบวนการ CMOS ขนาด 65 นาโนเมตรในปี 2002 ^{[ 44 ]}และต่อมาTSMCได้เริ่มพัฒนาวงจรลอจิก CMOS ขนาด 45 นาโนเมตร ในปี 2004 ^{[ 45 ]}การพัฒนาการสร้างลวดลายแบบสองชั้น (pitch double patterning)โดย Gurtej Singh Sandhu ที่ Micron Technology นำไปสู่การพัฒนา CMOS ระดับ 30 นาโนเมตรในช่วงปี 2000 ^{[ 40 ]} 

CMOS ถูกใช้ในอุปกรณ์ LSI และ VLSI สมัยใหม่ส่วนใหญ่ ^{[ 32 ]}ณ ปี 2010 CPU ที่มี ประสิทธิภาพต่อวัตต์ดีที่สุดในแต่ละปีคือ CMOS static logic ตั้งแต่ปี 1976 ณ ปี 2019 เทคโนโลยี CMOS แบบระนาบยังคงเป็นรูปแบบการผลิตอุปกรณ์เซมิคอนดักเตอร์ที่พบได้บ่อยที่สุด แต่กำลังถูกแทนที่ด้วยเทคโนโลยี FinFETแบบไม่ระนาบซึ่งสามารถผลิตโหนดเซมิคอนดักเตอร์ที่ มี ขนาดเล็กกว่า20  นาโนเมตรได้^{[ 46 ]}

"CMOS" หมายถึงทั้งรูปแบบเฉพาะของการออกแบบวงจรดิจิทัลและตระกูลของกระบวนการที่ใช้ในการสร้างวงจรดังกล่าวบนวงจรรวม (ชิป) วงจร CMOS ใช้พลังงานน้อยกว่าตระกูลลอจิกที่มีโหลดความต้านทาน เนื่องจากข้อได้เปรียบนี้เพิ่มขึ้นและมีความสำคัญมากขึ้น กระบวนการและรูปแบบต่างๆ ของ CMOS จึงกลายเป็นที่นิยม ดังนั้นการผลิตวงจรรวมสมัยใหม่ส่วนใหญ่จึงใช้กระบวนการ CMOS ^{[ 47 ]}ลอจิก CMOS ใช้พลังงานประมาณหนึ่งในเจ็ดของ ล ^อจิก NMOS [ ^{32 ]}และใช้พลังงานน้อยกว่าลอจิกทรานซิสเตอร์-ทรานซิสเตอร์แบบ ไบโพลาร์ (TTL) ประมาณ 10 ล้านเท่า ^{[ 48 ] [ 49 ]}

วงจร CMOS ใช้ ทรานซิสเตอร์แบบ MOSFET (metal–oxide–semiconductor field-effect transistor ) ชนิด p และชนิด n ร่วมกันในการสร้างเกตตรรกะ และวงจรดิจิทัลอื่นๆ แม้ว่าตรรกะ CMOS จะสามารถนำไปใช้กับอุปกรณ์แบบแยกชิ้นเพื่อการสาธิตได้ แต่ผลิตภัณฑ์ CMOS เชิงพาณิชย์เป็นวงจรแบบรวม (integrated circuit) ที่ประกอบด้วยทรานซิสเตอร์ทั้งสองชนิดมากถึงหลายพัน ^ล้านตัว บนแผ่นซิลิคอน รูปสี่เหลี่ยมผืนผ้าที่มี ขนาด ระหว่าง 10 ถึง 400 ตารางมิลลิเมตร

CMOS ใช้ MOSFET แบบ enhancement-mode ทั้งหมดเสมอ (กล่าวคือ แรงดันเกตต่อซอร์สเป็นศูนย์จะทำให้ทรานซิสเตอร์ปิด) ^{[ 50 ]}

วงจร CMOS ถูกสร้างขึ้นในลักษณะที่ ทรานซิสเตอร์ แบบ p-type metal–oxide–semiconductor (PMOS) ทุกตัวจะต้องมีอินพุตจากแหล่งจ่ายแรงดันหรือจากทรานซิสเตอร์ PMOS ตัวอื่น ในทำนองเดียวกัน ทรานซิสเตอร์ แบบ NMOS ทุกตัว จะต้องมีอินพุตจากกราวด์หรือจากทรานซิสเตอร์ NMOS ตัวอื่น โครงสร้างของทรานซิสเตอร์ PMOS ทำให้เกิดความต้านทาน ต่ำ ระหว่างขั้วแหล่งกำเนิดและขั้วระบายเมื่อ ใช้ แรงดัน เกตต่ำ และความต้านทานสูงเมื่อใช้แรงดันเกตสูง ในทางกลับกัน โครงสร้างของทรานซิสเตอร์ NMOS ทำให้เกิดความต้านทานสูงระหว่างขั้วแหล่งกำเนิดและขั้วระบายเมื่อใช้แรงดันเกตต่ำ และความต้านทานต่ำเมื่อใช้แรงดันเกตสูง CMOS ช่วยลดกระแสไฟฟ้าโดยการต่อทรานซิสเตอร์ nMOSFET กับทรานซิสเตอร์ pMOSFET และเชื่อมต่อเกตและขั้วระบายทั้งสองเข้าด้วยกัน แรงดันสูงที่เกตจะทำให้ทรานซิสเตอร์ nMOSFET นำกระแสและทรานซิสเตอร์ pMOSFET ไม่นำกระแส ในขณะที่แรงดันต่ำที่เกตจะทำให้เกิดผลตรงกันข้าม การจัดเรียงนี้ช่วยลดการใช้พลังงานและการเกิดความร้อนได้อย่างมาก อย่างไรก็ตาม ในระหว่างการสลับสถานะ ทั้ง pMOS และ nMOS MOSFET จะนำกระแสในช่วงเวลาสั้นๆ ขณะที่แรงดันเกตเปลี่ยนจากสถานะหนึ่งไปอีกสถานะหนึ่ง ซึ่งทำให้เกิดการใช้พลังงานเพิ่มขึ้นอย่างรวดเร็วและกลายเป็นปัญหาสำคัญที่ความถี่สูง

ภาพด้านข้างแสดงสิ่งที่เกิดขึ้นเมื่อต่อสัญญาณอินพุตเข้ากับทั้งทรานซิสเตอร์ PMOS (ด้านบนของแผนภาพ) และทรานซิสเตอร์ NMOS (ด้านล่างของแผนภาพ) Vdd คือแรงดันบวกที่ต่อกับแหล่งจ่ายไฟ และ Vss คือกราวด์ A คือสัญญาณอินพุต และ Q คือสัญญาณเอาต์พุต

เมื่อแรงดันไฟที่ A ต่ำ (เช่น ใกล้เคียงกับ Vss) ช่องสัญญาณของทรานซิสเตอร์ NMOS จะอยู่ในสถานะความต้านทานสูง ทำให้ Vss ถูกตัดการเชื่อมต่อจาก Q ในขณะที่ช่องสัญญาณของทรานซิสเตอร์ PMOS จะอยู่ในสถานะความต้านทานต่ำ ทำให้ Vdd เชื่อมต่อกับ Q ดังนั้น Q จึงรับค่า Vdd ได้

ในทางกลับกัน เมื่อแรงดันของ A สูง (เช่น ใกล้เคียงกับ Vdd) ทรานซิสเตอร์ PMOS จะอยู่ในสถานะความต้านทานสูง ทำให้ Vdd ถูกตัดการเชื่อมต่อจาก Q ในขณะที่ทรานซิสเตอร์ NMOS จะอยู่ในสถานะความต้านทานต่ำ ทำให้ Vss เชื่อมต่อเข้ากับ Q ในตอนนี้ Q จึงรับค่า Vss ได้

โดยสรุปแล้ว สัญญาณเอาต์พุตของทรานซิสเตอร์ PMOS และ NMOS นั้นเป็นแบบกลับกัน กล่าวคือ เมื่ออินพุตต่ำ สัญญาณเอาต์พุตจะสูง และเมื่ออินพุตสูง สัญญาณเอาต์พุตจะต่ำ ไม่ว่าอินพุตจะเป็นอย่างไร สัญญาณเอาต์พุตจะไม่ลอยตัว (ไม่มีการสะสมประจุเนื่องจากความจุของสายไฟและการไม่มีการต่อลงกราวด์) ด้วยพฤติกรรมของอินพุตและเอาต์พุตเช่นนี้ สัญญาณเอาต์พุตของวงจร CMOS จึงเป็นส่วนกลับของอินพุต

ความต้านทานของทรานซิสเตอร์จะไม่เท่ากับศูนย์หรืออนันต์อย่างแน่นอน ดังนั้น Q จะไม่เท่ากับ Vss หรือ Vdd อย่างแน่นอน แต่ Q จะอยู่ใกล้กับ Vss มากกว่าที่ A อยู่ใกล้กับ Vdd (หรือในทางกลับกันหาก A อยู่ใกล้กับ Vss) หากไม่มีการขยายสัญญาณนี้ จำนวนเกตตรรกะที่สามารถต่ออนุกรมกันได้จะมีขีดจำกัดต่ำมาก และตรรกะ CMOS ที่มีทรานซิสเตอร์หลายพันล้านตัวก็จะเป็นไปไม่ได้

ขาจ่ายไฟสำหรับ CMOS เรียกว่าV _DDและV _SSหรือV _CCและกราวด์ (GND)ขึ้นอยู่กับผู้ผลิตV _DDและV _SSเป็นสิ่งที่สืบทอดมาจากวงจร MOS แบบดั้งเดิมและหมายถึงแหล่งจ่าย ไฟ เดรนและซอร์ส^{[ 51 ]}สิ่งเหล่านี้ไม่สามารถนำมาใช้กับ CMOS ได้โดยตรง เนื่องจากแหล่งจ่ายไฟทั้งสองเป็นแหล่งจ่ายไฟซอร์สจริงๆV _CCและกราวด์เป็นสิ่งที่สืบทอดมาจากตรรกะ TTLและชื่อเรียกนั้นยังคงถูกนำมาใช้กับการเปิดตัว CMOS สาย 54C/74C

คุณลักษณะสำคัญอย่างหนึ่งของวงจร CMOS คือความเป็นคู่กันระหว่างทรานซิสเตอร์ PMOS และทรานซิสเตอร์ NMOS วงจร CMOS ถูกสร้างขึ้นเพื่อให้มีเส้นทางจากเอาต์พุตไปยังแหล่งจ่ายไฟหรือกราวด์เสมอ เพื่อให้บรรลุเป้าหมายนี้ ชุดของเส้นทางทั้งหมดไปยังแหล่งจ่ายแรงดันจะต้องเป็นส่วนเติมเต็มของชุดของเส้นทางทั้งหมดไปยังกราวด์ ซึ่งสามารถทำได้ง่ายๆ โดยการกำหนดชุดหนึ่งในรูปของ NOT ของอีกชุดหนึ่ง เนื่องจากตรรกะที่อิงตามกฎของเดอ มอร์แกน ทรานซิสเตอร์ PMOS ที่ต่อขนานกันจะมีทรานซิสเตอร์ NMOS ที่ต่ออนุกรมกัน ในขณะที่ทรานซิสเตอร์ PMOS ที่ต่ออนุกรมกันจะมีทรานซิสเตอร์ NMOS ที่ต่อขนานกัน

ฟังก์ชันตรรกะที่ซับซ้อนกว่า เช่น ฟังก์ชันที่เกี่ยวข้องกับ เกต ANDและORจำเป็นต้องมีการจัดการเส้นทางระหว่างเกตเพื่อแสดงตรรกะ เมื่อเส้นทางประกอบด้วยทรานซิสเตอร์สองตัวต่ออนุกรมกัน ทรานซิสเตอร์ทั้งสองต้องมีความต้านทานต่ำต่อแรงดันไฟฟ้าที่จ่ายเข้ามา ซึ่งเป็นการจำลองเกต AND เมื่อเส้นทางประกอบด้วยทรานซิสเตอร์สองตัวต่อขนานกัน ทรานซิสเตอร์ตัวใดตัวหนึ่งหรือทั้งสองตัวต้องมีความต้านทานต่ำเพื่อเชื่อมต่อแรงดันไฟฟ้าที่จ่ายเข้ามากับเอาต์พุต ซึ่งเป็นการจำลองเกต OR

ภาพด้านขวาแสดงวงจรเกต NANDในตรรกะ CMOS ถ้าอินพุต A และ B ทั้งคู่เป็นค่าสูง ทรานซิสเตอร์ NMOS ทั้งสองตัว (ครึ่งล่างของแผนภาพ) จะนำกระแส ทรานซิสเตอร์ PMOS ทั้งสองตัว (ครึ่งบน) จะไม่นำกระแส และจะเกิดเส้นทางนำกระแสระหว่างเอาต์พุตและVss (กราว _ด์ ) ทำให้เอาต์พุตเป็นค่าต่ำ ถ้าอินพุต A และ B ทั้งคู่เป็นค่าต่ำ ทรานซิสเตอร์ NMOS ทั้งสองตัวจะไม่นำกระแส ในขณะที่ทรานซิสเตอร์ PMOS ทั้งสองตัวจะนำกระแส ทำให้เกิดเส้นทางนำกระแสระหว่างเอาต์พุตและ Vdd (แหล่งจ่ายแรงดัน) ทำให้เอาต์พุตเป็นค่าสูง ถ้าอินพุต A หรือ B ตัว_ใดตัวหนึ่งเป็นค่าต่ำ ทรานซิสเตอร์ NMOS ตัวใดตัวหนึ่งจะไม่นำกระแส ทรานซิสเตอร์ PMOS ตัวใดตัวหนึ่งจะนำกระแส และจะเกิดเส้นทางนำกระแสระหว่างเอาต์พุตและVdd ( _{แหล่ง}จ่ายแรงดัน) ทำให้เอาต์พุตเป็นค่าสูง เนื่องจากการกำหนดค่าของอินพุตทั้งสองที่ทำให้เอาต์พุตเป็นค่าต่ำมีเพียงกรณีที่ทั้งคู่เป็นค่าสูงเท่านั้น วงจรนี้จึงเป็น เกตตรรกะ NAND (NOT AND)

ข้อดีของ CMOS เมื่อเทียบกับลอจิก NMOS คือ การเปลี่ยนสถานะเอาต์พุตจากต่ำไปสูงและจากสูงไปต่ำนั้นรวดเร็ว เนื่องจากทรานซิสเตอร์แบบดึงขึ้น (PMOS) มีความต้านทานต่ำเมื่อเปิดใช้งาน ซึ่งแตกต่างจากตัวต้านทานโหลดในลอจิก NMOS นอกจากนี้ สัญญาณเอาต์พุตยังแกว่งแรงดัน เต็มที่ ระหว่างรางต่ำและรางสูง การตอบสนองที่แข็งแกร่งและสมมาตรมากขึ้นนี้ยังทำให้ CMOS ทนต่อสัญญาณรบกวนได้ดีกว่าด้วย

ดูหัวข้อ"ความพยายามเชิงตรรกะ"สำหรับวิธีการคำนวณความล่าช้าในวงจร CMOS

ตัวอย่างนี้แสดง อุปกรณ์ลอจิก NANDที่วาดขึ้นเป็นภาพจำลองทางกายภาพตามกระบวนการผลิต มุมมองทางกายภาพเป็นการมองจากมุมสูงของชั้นต่างๆ ที่ซ้อนกัน วงจรถูกสร้างขึ้นบนพื้นผิว ชนิด p-type โพ ลีซิลิคอนการแพร่กระจาย และ n-well เรียกว่า "ชั้นฐาน" และถูกแทรกเข้าไปในร่องของพื้นผิวชนิด p-type (ดูขั้นตอนที่ 1 ถึง 6 ในแผนภาพกระบวนการด้านล่างขวา) หน้าสัมผัสจะทะลุผ่านชั้นฉนวนระหว่างชั้นฐานและชั้นโลหะชั้นแรก (โลหะ 1) ทำให้เกิดการเชื่อมต่อ

อินพุตของNAND (แสดงด้วยสีเขียว) ทำจากโพลีซิลิคอน ทรานซิสเตอร์ (อุปกรณ์) เกิดจากการผสมผสานระหว่างโพลีซิลิคอนและการแพร่กระจาย โดยใช้การแพร่กระจายแบบ N สำหรับอุปกรณ์ N และการแพร่กระจายแบบ P สำหรับอุปกรณ์ P (แสดงด้วยสีส้มและสีเหลืองตามลำดับ) เอาต์พุต ("out") เชื่อมต่อกันด้วยโลหะ (แสดงด้วยสีฟ้า) การเชื่อมต่อระหว่างโลหะและโพลีซิลิคอนหรือการแพร่กระจายทำผ่านหน้าสัมผัส (แสดงเป็นสี่เหลี่ยมสีดำ) ตัวอย่าง โครงสร้างทางกายภาพ นี้ ตรงกับวงจรลอจิก NAND ที่แสดงในตัวอย่างก่อนหน้านี้

อุปกรณ์ N ผลิตบนพื้นผิวชนิด p ในขณะที่อุปกรณ์ P ผลิตใน บ่อ ชนิด n (n-well) จุดเชื่อมต่อบนพื้นผิวชนิด p เชื่อมต่อกับ V _SSและจุดเชื่อมต่อในบ่อชนิด n เชื่อมต่อกับ V _DDเพื่อป้องกันการลัดวงจร

วงจรลอจิก CMOS ใช้พลังงานน้อยกว่าวงจรลอจิก NMOS เนื่องจาก CMOS ใช้พลังงานเฉพาะเมื่อมีการสลับสถานะ ("พลังงานไดนามิก") บนASIC ทั่วไปที่ผลิตด้วยกระบวนการผลิต 90 นาโนเมตรในปัจจุบันการสลับสถานะเอาต์พุตอาจใช้เวลา 120 พิโควินาที และเกิดขึ้นทุกๆ 10 นาโนวินาที ในขณะที่วงจรลอจิก NMOS ใช้พลังงานทุกครั้งที่ทรานซิสเตอร์เปิดอยู่ เนื่องจากมีเส้นทางกระแสไฟฟ้าจาก Vdd _ไปยัง_Vssผ่านตัวต้านทานโหลดและเครือข่ายชนิด n

วงจร CMOS แบบคงที่นั้นประหยัดพลังงานมาก เพราะแทบไม่มีการใช้พลังงานเลยเมื่ออยู่ในโหมดไม่ได้ใช้งาน ในอดีต การใช้พลังงานของอุปกรณ์ CMOS ไม่ใช่ปัจจัยหลักในการออกแบบชิป ปัจจัยอย่างความเร็วและพื้นที่เป็นตัวกำหนดพารามิเตอร์การออกแบบเป็นหลัก แต่เมื่อเทคโนโลยี CMOS พัฒนาลงไปต่ำกว่าระดับไมครอน การใช้พลังงานต่อหน่วยพื้นที่ของชิปก็เพิ่มขึ้นอย่างมาก

โดยทั่วไปแล้ว การสูญเสียพลังงานในวงจร CMOS เกิดจากสององค์ประกอบหลัก คือ พลังงานสถิตและพลังงานจลน์:

ทรานซิสเตอร์ NMOS และ PMOS ต่างก็มีแรงดันเกณฑ์ ระหว่างเกตและแหล่งกำเนิด (Vth ₎ซึ่งหากแรงดันต่ำกว่าเกณฑ์นี้ กระแส (เรียกว่า กระแส ย่อยเกณฑ์ ) ที่ไหลผ่านอุปกรณ์จะลดลงอย่างรวดเร็วแบบเอกซ์โปเนนเชียล ในอดีต วงจร CMOS ทำงานที่แรงดันไฟเลี้ยงสูงกว่าแรงดันเกณฑ์มาก (Vdd _อาจอยู่ที่ 5 V และ Vth _{สำหรับ}ทั้ง NMOS และ PMOS อาจอยู่ที่ 700 mV) ทรานซิสเตอร์ชนิดพิเศษที่ใช้ในวงจร CMOS บางวงจรคือทรานซิสเตอร์แบบเนทีฟซึ่ง มี แรงดันเกณฑ์ใกล้ศูนย์

SiO2 เป็นฉนวนที่ดี แต่ที่ความหนาน้อยมาก อิเล็กตรอนสามารถทะลุผ่านฉนวนที่บางมากได้ ความน่าจะเป็นจะลดลงแบบทวีคูณตามความหนาของออกไซด์ กระแสทะลุผ่านนี้มีความสำคัญมากสำหรับทรานซิสเตอร์ที่มีเทคโนโลยีต่ำกว่า 130 นาโนเมตร โดยมีออกไซด์ของเกตหนา 20 อังสตรอมหรือบางกว่า _นั้น

กระแสรั่วไหลย้อนกลับขนาดเล็กเกิดขึ้นเนื่องจากการเกิดไบแอสย้อนกลับระหว่างบริเวณการแพร่และบ่อ (เช่น การแพร่แบบ p-type เทียบกับบ่อแบบ n-type) และระหว่างบ่อและพื้นผิว (เช่น บ่อแบบ n-type เทียบกับพื้นผิวแบบ p-type) ในกระบวนการผลิตสมัยใหม่ กระแสรั่วไหลของไดโอดมีขนาดเล็กมากเมื่อเทียบกับกระแสต่ำกว่าเกณฑ์และกระแสอุโมงค์ ดังนั้นจึงสามารถละเลยได้ในการคำนวณกำลังไฟฟ้า

หากอัตราส่วนไม่ตรงกัน อาจทำให้กระแสของ PMOS และ NMOS แตกต่างกัน ซึ่งอาจนำไปสู่ความไม่สมดุลและทำให้กระแสไม่เหมาะสม ส่งผลให้ CMOS ร้อนขึ้นและสูญเสียพลังงานโดยไม่จำเป็น นอกจากนี้ การศึกษาล่าสุดแสดงให้เห็นว่าพลังงานรั่วไหลลดลงเนื่องจากผลกระทบจากอายุการใช้งาน ซึ่งเป็นข้อแลกเปลี่ยนที่ทำให้อุปกรณ์ทำงานช้าลง^{[ 52 ]}

เพื่อเพิ่มความเร็วในการออกแบบ ผู้ผลิตได้เปลี่ยนไปใช้โครงสร้างที่มีเกณฑ์แรงดันไฟฟ้าต่ำกว่า แต่เนื่องจากเหตุนี้ ทรานซิสเตอร์ NMOS สมัยใหม่ที่มี Vth ₂₀₀ mV จึงมี กระแส รั่วไหลใต้เกณฑ์ที่ สูงมาก การออกแบบ (เช่น โปรเซสเซอร์สำหรับเดสก์ท็อป) ซึ่งประกอบด้วยวงจรจำนวนมากที่ไม่ได้สลับการทำงานอย่างต่อเนื่องยังคงใช้พลังงานเนื่องจากกระแสรั่วไหลนี้ พลังงานที่รั่วไหลคิดเป็นสัดส่วนที่สำคัญของพลังงานทั้งหมดที่ใช้โดยการออกแบบดังกล่าวเทคโนโลยี CMOS แบบหลายเกณฑ์ (MTCMOS) ซึ่งปัจจุบันมีจำหน่ายจากโรงงานผลิตแล้ว เป็นแนวทางหนึ่งในการจัดการพลังงานรั่วไหล ด้วย MTCMOS ทรานซิสเตอร์ที่มี Vth สูง_จะถูกใช้เมื่อความเร็วในการสลับไม่สำคัญ ในขณะที่ทรานซิสเตอร์ที่มี Vth ต่ำ_จะถูกใช้ในเส้นทางที่ไวต่อความเร็ว ความก้าวหน้าทางเทคโนโลยีเพิ่มเติมที่ใช้ฉนวนประตูที่บางลงกว่าเดิมจะมี ส่วนประกอบของ การรั่วไหล เพิ่มเติม เนื่องจากการอุโมงค์ ของกระแส ผ่านฉนวนประตูที่บางมาก การใช้ฉนวนที่มีค่าคงที่ไดอิเล็กตริกสูงแทนซิลิคอนไดออกไซด์ซึ่งเป็นฉนวนประตูแบบดั้งเดิมช่วยให้ได้ประสิทธิภาพของอุปกรณ์ที่คล้ายกัน แต่มีฉนวนประตูที่หนากว่า จึงหลีกเลี่ยงกระแสนี้ได้ การลดพลังงานรั่วไหลโดยใช้วัสดุใหม่และการออกแบบระบบมีความสำคัญต่อการรักษาการปรับขนาดของ CMOS ^{[ 53 ]}

วงจร CMOS ใช้พลังงานโดยการชาร์จตัวเก็บประจุโหลดต่างๆ (ส่วนใหญ่เป็นตัวเก็บประจุที่เกตและสายไฟ แต่รวมถึงตัวเก็บประจุที่เดรนและซอร์สบางส่วนด้วย) ทุกครั้งที่มีการสวิตช์ ในหนึ่งรอบการทำงานของลอจิก CMOS กระแสจะไหลจาก VDD ไปยังตัวเก็บประจุโหลดเพื่อชาร์จ และจากนั้นจะไหลจากตัวเก็บประจุโหลดที่ชาร์จแล้ว (CL) ไปยังกราวด์ในระหว่างการคายประจุ ดังนั้น ในหนึ่งรอบการชาร์จ/คายประจุที่สมบูรณ์ กระแสรวม Q = CLVDD _จะถูก_ถ่ายโอน_จาก VDD _{ไป ยังกราว ด์}คูณด้วยความถี่ในการสวิตช์ของตัวเก็บประจุโหลดเพื่อหากระแสที่ใช้ และคูณด้วยแรงดันเฉลี่ยอีกครั้งเพื่อหาพลังงานสวิตช์ลักษณะเฉพาะที่อุปกรณ์ CMOS สูญเสียไป: ${\displaystyle P=0.5CV^{2}f}$

เนื่องจากเกตส่วนใหญ่ไม่ได้ทำงาน/สลับสถานะทุกรอบสัญญาณนาฬิกาจึงมักมีปัจจัยที่เรียกว่าปัจจัยการทำงาน (activity factor) ประกอบอยู่ด้วย ดังนั้น การสูญเสียพลังงานแบบไดนามิกจึงสามารถเขียนใหม่ได้เป็น. ${\displaystyle \alpha }$${\displaystyle P=\alpha CV^{2}f}$

นาฬิกาในระบบมีปัจจัยกิจกรรม α=1 เนื่องจากมันเพิ่มขึ้นและลดลงในแต่ละรอบ ข้อมูลส่วนใหญ่มีปัจจัยกิจกรรม 0.1 ^{[ 54 ]}หากประมาณค่าความจุโหลดที่ถูกต้องบนโหนดพร้อมกับปัจจัยกิจกรรม จะสามารถคำนวณการกระจายพลังงานแบบไดนามิกที่โหนดนั้นได้อย่างมีประสิทธิภาพ

เนื่องจากทรานซิสเตอร์ pMOS และ nMOS มีเวลาในการเพิ่มขึ้น/ลดลงที่จำกัด ในระหว่างการเปลี่ยนสถานะ เช่น จากปิดเป็นเปิด ทรานซิสเตอร์ทั้งสองตัวจะเปิดอยู่เป็นช่วงเวลาสั้นๆ ซึ่งกระแสไฟฟ้าจะไหลจาก VDD ไปยังกราวด์โดยตรง_{ทำให้}เกิดกระแสลัดวงจร ซึ่ง บางครั้งเรียกว่า กระแส ครอว์บาร์การสูญเสียพลังงานจากกระแสลัดวงจรจะเพิ่มขึ้นตามเวลาในการเพิ่มขึ้นและลดลงของทรานซิสเตอร์

รูปแบบการใช้พลังงานนี้เริ่มมีความสำคัญมากขึ้นในช่วงทศวรรษ 1990 เนื่องจากสายไฟบนชิปมีขนาดแคบลง และสายไฟยาวๆ เหล่านั้นมีความต้านทานสูงขึ้น เกต CMOS ที่ปลายสายไฟที่มีความต้านทานสูงเหล่านั้นจึงมีการเปลี่ยนแปลงของสัญญาณอินพุตที่ช้า การออกแบบอย่างระมัดระวังโดยหลีกเลี่ยงสายไฟยาวๆ ที่แคบและมีแรงขับต่ำจะช่วยลดผลกระทบนี้ได้ แต่พลังงานจากวงจรครอว์บาร์อาจเป็นส่วนสำคัญของพลังงาน CMOS แบบไดนามิกได้

ทรานซิสเตอร์ปรสิตที่มีอยู่ในโครงสร้าง CMOS อาจถูกเปิดใช้งานโดยสัญญาณอินพุตที่อยู่นอกช่วงการทำงานปกติ เช่นการปล่อยประจุไฟฟ้าสถิตหรือการสะท้อนของสายสัญญาณการเกิดแลตช์อั พ อาจทำให้ชิ้นส่วน CMOS เสียหายหรือถูกทำลายได้ จึงต้องมีไดโอดแคลมป์ในวงจร CMOS เพื่อจัดการกับสัญญาณเหล่านี้ เอกสารข้อมูลของผู้ผลิตจะระบุค่ากระแสสูงสุดที่อนุญาตให้ไหลผ่านไดโอดได้

นอกจากแอปพลิเคชันดิจิทัลแล้ว เทคโนโลยี CMOS ยังใช้ใน แอปพลิเคชัน อนาล็อก อีกด้วย ตัวอย่างเช่น มี ไอซี แอมพลิฟายเออร์ปฏิบัติการ CMOS วางจำหน่ายในตลาดเกตส่งสัญญาณอาจใช้เป็นมัลติเพล็กเซอร์ อนาล็อก แทนรีเลย์ สัญญาณ เทคโนโลยี CMOS ยังใช้กันอย่างแพร่หลายใน วงจร RFไปจนถึงความถี่ไมโครเวฟ ใน แอปพลิเคชัน แบบผสมสัญญาณ (อนาล็อก+ดิจิทัล)

RF CMOS หมายถึงวงจร RF ( วงจร ความถี่วิทยุ ) ที่ใช้ เทคโนโลยี วงจร CMOS แบบผสมสัญญาณ มีการใช้งานอย่างแพร่หลายใน เทคโนโลยี โทรคมนาคมไร้สาย RF CMOS ได้รับการพัฒนาโดยAsad Abidiขณะทำงานที่UCLAในช่วงปลายทศวรรษ 1980 สิ่งนี้เปลี่ยนวิธีการออกแบบวงจร RF นำไปสู่การแทนที่ทรานซิสเตอร์แบบไบโพลาร์ แบบแยกส่วน ด้วยวงจร CMOS ในเครื่องรับส่ง สัญญาณ วิทยุ^{[ 55 ]} ทำให้สามารถสร้างเทอร์มินัล สำหรับผู้ใช้ปลายทางที่มีความซับซ้อน ราคาถูก และพกพาได้และก่อให้เกิดหน่วยขนาดเล็ก ราคาถูก ใช้พลังงานต่ำ และพกพาได้สำหรับระบบสื่อสารไร้สายหลากหลายประเภท สิ่งนี้ทำให้สามารถสื่อสารได้ "ทุกที่ทุกเวลา" และช่วยนำมาซึ่งการปฏิวัติไร้สายนำไปสู่การเติบโตอย่างรวดเร็วของอุตสาหกรรมไร้สาย^{[ 56 ]}

โปรเซสเซอร์เบสแบนด์^{[ 57 ] [ 58 ]}และตัวรับส่งสัญญาณวิทยุใน อุปกรณ์ เครือข่ายไร้สายและโทรศัพท์มือถือ สมัยใหม่ทั้งหมดนั้น ผลิตขึ้นจำนวนมากโดยใช้อุปกรณ์ RF CMOS ^{[ 55 ]}วงจร RF CMOS ถูกนำมาใช้กันอย่างแพร่หลายในการส่งและรับสัญญาณไร้สายในแอปพลิเคชันต่างๆ เช่น เทคโนโลยี ดาวเทียม (เช่นGPS ) บลูทูธ Wi -Fiการสื่อสารระยะใกล้ (NFC) เครือข่ายมือถือ (เช่น3Gและ4G ) การออกอากาศภาคพื้นดิน และ แอปพลิเคชัน เรดาร์ยานยนต์เป็นต้น^{[ 59 ]}

ตัวอย่างของชิป RF CMOS เชิงพาณิชย์ ได้แก่ โทรศัพท์ไร้สาย DECTของ Intel และชิป802.11 ( Wi-Fi ) ที่สร้างโดย Atherosและบริษัทอื่นๆ^{[ 60 ]}ผลิตภัณฑ์ RF CMOS เชิงพาณิชย์ยังใช้สำหรับBluetoothและ เครือข่าย LAN ไร้สาย (WLAN) ^{[ 61 ]} RF CMOS ยังใช้ในตัวรับส่งสัญญาณวิทยุสำหรับมาตรฐานไร้สาย เช่นGSM , Wi-Fi และ Bluetooth ตัวรับส่งสัญญาณสำหรับเครือข่ายมือถือ เช่น 3G และหน่วยระยะไกลในเครือข่ายเซ็นเซอร์ไร้สาย (WSN) ^{[ 62 ]}

เทคโนโลยี RF CMOS มีความสำคัญต่อการสื่อสารไร้สายสมัยใหม่ รวมถึงเครือข่ายไร้สายและ อุปกรณ์ สื่อสารเคลื่อนที่หนึ่งในบริษัทที่นำเทคโนโลยี RF CMOS มาใช้ในเชิงพาณิชย์คือInfineon สวิตช์ RF CMOS จำนวนมากของบริษัทนี้มียอดขายมากกว่า 1  พันล้านหน่วยต่อปี และมียอดขายสะสมถึง 5  พันล้านหน่วย ณ ปี 2018 ^{[ 63 ]}

อุปกรณ์ CMOS ทั่วไปทำงานในช่วงอุณหภูมิตั้งแต่ −55 °C ถึง +125 °C

มีข้อบ่งชี้ทางทฤษฎีตั้งแต่เดือนสิงหาคม พ.ศ. 2551 ว่าซิลิคอน CMOS จะสามารถทำงานได้ที่อุณหภูมิต่ำถึง −233 °C (40  K ) ^{[ 64 ]}อุณหภูมิการทำงานที่ใกล้เคียง 40 K ได้รับการบรรลุผลแล้วโดยใช้โปรเซสเซอร์ AMD Phenom II ที่โอเวอร์คล็อก ร่วมกับการระบายความร้อน ด้วย ไนโตรเจนเหลวและฮีเลียมเหลว^{[ 65 ]}

อุปกรณ์ CMOS ที่ทำจากซิลิคอนคาร์ไบด์ได้รับการทดสอบเป็นเวลาหนึ่งปีที่อุณหภูมิ 500 °C ^{[ 66 ] [ 67 ]}

MOSFET ขนาดเล็กมาก (L = 20 nm, W = 20 nm) บรรลุขีดจำกัดอิเล็กตรอนเดี่ยวเมื่อทำงานที่อุณหภูมิเยือกแข็งในช่วงตั้งแต่ −269 °C (4  K ) ถึงประมาณ −258 °C (15  K ) ทรานซิสเตอร์แสดงการปิดกั้นคูลอมบ์เนื่องจากการประจุอิเล็กตรอนทีละตัวอย่างต่อเนื่อง จำนวนอิเล็กตรอนที่ถูกกักอยู่ในช่องจะถูกควบคุมโดยแรงดันเกต โดยเริ่มต้นจากการครอบครองอิเล็กตรอนเป็นศูนย์ และสามารถตั้งค่าเป็นหนึ่งหรือหลายตัวได้^{[ 68 ]}

• นอกเหนือจาก CMOS  – เทคโนโลยีตรรกะดิจิทัลแห่งอนาคตที่เป็นไปได้
• ค่าเทียบเท่าเกต  – การวัดความซับซ้อนของวงจร
• HCMOS  – ข้อมูลจำเพาะสำหรับตระกูลไอซี 74HC00
• LVCMOS  – วงจรรวมดิจิทัลประเภทหนึ่ง
• sCMOS  – เทคโนโลยีกล้อง

• Bader, SJ; Lee, H.; Chaudhuri, R.; Huang, S.; Hickman, A.; Molnar, A.; Xing, HG; Jena, D.; W. Then, H.; Chowdhury, N.; Palacios, T. (ตุลาคม 2020). "แนวโน้มสำหรับอุปกรณ์ CMOS แบนด์แกปกว้างและแบนด์แกปกว้างพิเศษ" (PDF) . IEEE Transactions on Electron Devices . 67 (10): 4010– 20. Bibcode : 2020ITED...67.4010B . doi : 10.1109/TED.2020.3010471 . S2CID  221913316 .
• เบเกอร์, อาร์. จาคอบ (2010). CMOS: การออกแบบวงจร การจัดวาง และการจำลอง (ฉบับที่ 3). ไวลีย์-อีอีอี. ISBN 978-0-470-88132-3.
• Mead, Carver A. ; Conway, Lynn (1980). บทนำสู่ระบบ VLSI . Addison-Wesley. ISBN 0-201-04358-0.
• Veendrick, HJM (2025). วงจร CMOS ระดับนาโนเมตร: จากพื้นฐานสู่ ASIC . Springer. doi : 10.1007/978-3-031-64249-4 . ISBN 978-3-031-64248-7.
• เวสต์, นีล เอชอี; แฮร์ริส, เดวิด เอ็ม. (2010). การออกแบบ CMOS VLSI: มุมมองด้านวงจรและระบบ (ฉบับที่ 4). เพียร์สัน/แอดดิสัน-เวสลีย์. ISBN 978-0-321-54774-3.

วิกิมีเดียคอมมอน ส์มีสื่อที่เกี่ยวข้องกับCMOS

• คำอธิบายเกต CMOS และภาพประกอบเชิงโต้ตอบ