ใน วงจร อิเล็กทรอนิกส์และโดยเฉพาะอย่างยิ่งวงจรดิจิทัลแบบซิงโครนัสสัญญาณนาฬิกา(ในอดีตเรียกว่าจังหวะตรรกะ ) ^{[ 1 ]}เป็นสัญญาณตรรกะ อิเล็กทรอนิกส์ ( แรงดันไฟฟ้าหรือกระแสไฟฟ้า ) ที่สั่นระหว่างสถานะสูงและต่ำด้วยความถี่ คงที่ และใช้เหมือนเครื่องจับจังหวะเพื่อซิงโครไนซ์การทำงานของวงจร ดิจิทัล ใน วงจรตรรกะแบบซิ งโครนัส ซึ่งเป็นวงจรดิจิทัลประเภทที่พบได้บ่อยที่สุด สัญญาณนาฬิกาจะถูกนำไปใช้กับอุปกรณ์จัดเก็บข้อมูลฟลิปฟลอปและแลตช์ทั้งหมด และทำให้พวกมันเปลี่ยนสถานะพร้อมกัน ป้องกันสภาวะการแข่งขัน

สัญญาณนาฬิกาถูกสร้างขึ้นโดยออสซิลเลเตอร์อิเล็กทรอนิกส์ที่เรียกว่า เครื่องกำเนิดสัญญาณ นาฬิกาสัญญาณนาฬิกาที่พบได้บ่อยที่สุดคือสัญญาณคลื่นสี่เหลี่ยม ที่มี รอบการทำงาน 50% วงจรที่ใช้สัญญาณนาฬิกาสำหรับการซิงโครไนซ์อาจทำงานที่ขอบขาขึ้น ขอบขาลง หรือในกรณีของอัตราข้อมูลสองเท่า (double data rate ) ทั้งขอบขาขึ้นและขอบขาลงของรอบสัญญาณนาฬิกา

วงจรรวม (IC) ส่วนใหญ่ที่มีความซับซ้อนเพียงพอจะใช้สัญญาณนาฬิกาเพื่อซิงโครไนซ์ส่วนต่างๆ ของวงจร โดยมีการวนรอบสัญญาณในอัตราที่ช้ากว่าความล่าช้าในการส่งสัญญาณ ภายในในกรณีที่เลวร้ายที่สุด ในบางกรณี อาจต้องใช้มากกว่าหนึ่งรอบสัญญาณนาฬิกาเพื่อดำเนินการตามที่คาดการณ์ได้ เมื่อวงจรรวมมีความซับซ้อนมากขึ้น ปัญหาในการจัดหาสัญญาณนาฬิกาที่แม่นยำและซิงโครไนซ์ให้กับวงจรทั้งหมดก็ยิ่งยากขึ้น ตัวอย่างที่โดดเด่นของชิปที่ซับซ้อนดังกล่าวคือไมโครโปรเซสเซอร์ซึ่งเป็นส่วนประกอบหลักของคอมพิวเตอร์สมัยใหม่ ซึ่งอาศัยสัญญาณนาฬิกาจากออสซิเลเตอร์คริสตัลข้อยกเว้นเพียงอย่างเดียวคือวงจรแบบอะซิงโครนัสเช่นCPU แบบอะซิงโครนัส

สัญญาณนาฬิกาอาจถูกควบคุมด้วยสัญญาณเกต (gated signal) กล่าวคือ อาจถูกรวมเข้ากับสัญญาณควบคุมที่เปิดหรือปิดสัญญาณนาฬิกาสำหรับส่วนใดส่วนหนึ่งของวงจร เทคนิคนี้มักใช้เพื่อประหยัดพลังงานโดยการปิดส่วนต่างๆ ของวงจรดิจิทัลเมื่อไม่ได้ใช้งาน แต่ก็มีข้อเสียคือทำให้การวิเคราะห์เวลาซับซ้อนขึ้น

วงจรซิงโครนัสสมัยใหม่ส่วนใหญ่ใช้ "สัญญาณนาฬิกาเฟสเดียว" เท่านั้น กล่าวคือ สัญญาณนาฬิกาทั้งหมดจะถูกส่งผ่าน (อย่างมีประสิทธิภาพ) บนสายไฟเพียงเส้นเดียว

ในวงจรซิงโครนัส “นาฬิกาสองเฟส” หมายถึงสัญญาณนาฬิกาที่กระจายอยู่บนสายไฟสองเส้น โดยแต่ละเส้นมีพัลส์ที่ไม่ทับซ้อนกัน ตามธรรมเนียมแล้ว สายไฟเส้นหนึ่งเรียกว่าเฟส 1หรือφ1 ( phi 1) ส่วนอีกเส้นหนึ่งจะส่งสัญญาณ “เฟส 2” หรือ “φ2” ^{[ 2 ] [ 3 ] [ 4 ] [ 5 ]} เนื่องจากรับประกันว่าทั้งสองเฟสจะไม่ทับซ้อนกันจึง สามารถใช้แล ตช์ แบบมีเกตแทน ฟลิปฟลอปแบบทริกเกอร์ขอบเพื่อจัดเก็บข้อมูลสถานะได้ ตราบใดที่อินพุตของแลตช์ในเฟสหนึ่งขึ้นอยู่กับเอาต์พุตจากแลตช์ในอีกเฟสหนึ่งเท่านั้น เนื่องจากแลตช์แบบมีเกตใช้เกตเพียงสี่ตัว ในขณะที่ฟลิปฟลอปแบบทริกเกอร์ขอบใช้หกตัว นาฬิกาสองเฟสจึงสามารถนำไปสู่การออกแบบที่มีจำนวนเกตโดยรวมน้อยลง แต่โดยปกติแล้วจะมีผลเสียในด้านความยากในการออกแบบและประสิทธิภาพ

โดยทั่วไปแล้ว IC โลหะออกไซด์เซมิคอนดักเตอร์ (MOS) จะใช้สัญญาณนาฬิกาคู่ (นาฬิกาสองเฟส) ในช่วงทศวรรษ 1970 ซึ่งสร้างขึ้นจากภายนอกสำหรับไมโครโปรเซสเซอร์Motorola 6800และIntel 8080 ^{[ 6 ]}ไมโครโปรเซสเซอร์รุ่นถัดไปได้รวมการสร้างนาฬิกาบนชิปไว้ด้วย 8080 ใช้สัญญาณนาฬิกา 2 MHz แต่ประสิทธิภาพการประมวลผลใกล้เคียงกับ 6800 ที่ใช้ 1 MHz 8080 ต้องการรอบสัญญาณนาฬิกามากกว่าในการประมวลผลคำสั่งโปรเซสเซอร์ เนื่องจากตรรกะแบบไดนามิก 6800 จึงมีอัตราสัญญาณนาฬิกาขั้นต่ำ 100 kHz และ 8080 มีอัตราสัญญาณนาฬิกาขั้นต่ำ 500 kHz ไมโครโปรเซสเซอร์ทั้งสองรุ่นที่มีความเร็วสูงกว่าได้รับการเผยแพร่ภายในปี 1976 ^{[ 7 ]}

ชิป6501ต้องการตัวสร้างสัญญาณนาฬิกาแบบ 2 เฟสภายนอก ส่วนชิปMOS Technology 6502ใช้ตรรกะแบบ 2 เฟสภายในเช่นเดียวกัน แต่ยังรวมถึงตัวสร้างสัญญาณนาฬิกาแบบ 2 เฟสในตัวชิปด้วย ดังนั้นจึงต้องการเพียงสัญญาณนาฬิกาแบบเฟสเดียวเป็นอินพุต ทำให้การออกแบบระบบง่ายขึ้น

วงจรรวมรุ่นแรกๆ บางวงจรใช้ตรรกะสี่เฟสซึ่งต้องใช้สัญญาณนาฬิกาสี่เฟสที่ประกอบด้วยสัญญาณนาฬิกาแยกกันสี่สัญญาณที่ไม่ทับซ้อนกัน^{[ 8 ]}ซึ่งเป็นเรื่องปกติในไมโครโปรเซสเซอร์รุ่นแรกๆ เช่นNational Semiconductor IMP-16 , Texas Instruments TMS9900และ ชิปเซ็ต Western Digital MCP-1600ที่ใช้ในDEC LSI- 11

นาฬิกาสี่เฟสถูกนำมาใช้น้อยมากในโปรเซสเซอร์ CMOS รุ่นใหม่ เช่น ไมโครโปรเซสเซอร์ DEC WRL MultiTitan ^{[ 9 ]}และในเทคโนโลยี Fast14 ของIntrinsity ไมโครโปรเซสเซอร์และ ไมโครคอนโทรลเลอร์ สมัยใหม่ส่วนใหญ่ ใช้นาฬิกาเฟสเดียว

ไมโครคอมพิวเตอร์สมัยใหม่หลาย เครื่อง ใช้ " ตัวคูณความถี่สัญญาณนาฬิกา " ซึ่งจะคูณความถี่สัญญาณนาฬิกาภายนอกที่ต่ำกว่าให้มีความถี่ ที่เหมาะสม กับไมโครโปรเซสเซอร์ วิธีนี้ช่วยให้ CPU ทำงานที่ความถี่สูงกว่าส่วนอื่นๆ ของคอมพิวเตอร์มาก ซึ่งส่งผลให้ประสิทธิภาพดีขึ้นในสถานการณ์ที่ CPU ไม่จำเป็นต้องรอปัจจัยภายนอก (เช่น หน่วยความจำหรืออินพุต/เอาต์พุต )

อุปกรณ์ดิจิทัลส่วนใหญ่ไม่จำเป็นต้องใช้สัญญาณนาฬิกาที่มีความถี่คงที่ ตราบใดที่ช่วงเวลาต่ำสุดและสูงสุดของสัญญาณนาฬิกาเป็นไปตามที่กำหนด เวลาKระหว่างขอบสัญญาณนาฬิกาแต่ละขอบสามารถแตกต่างกันได้อย่างมาก อุปกรณ์ดิจิทัลเหล่านี้ทำงานได้ดีเช่นเดียวกันกับตัวสร้างสัญญาณนาฬิกาที่เปลี่ยนแปลงความถี่แบบไดนามิก เช่นการสร้างสัญญาณนาฬิกาแบบสเปรดสเปกตรัมการปรับขนาดความถี่แบบไดนามิกเป็นต้น อุปกรณ์ที่ใช้ตรรกะแบบคงที่ไม่มีช่วงเวลาสูงสุดของสัญญาณนาฬิกา (หรือกล่าวอีกนัยหนึ่งคือความถี่ต่ำสุดของสัญญาณนาฬิกา) อุปกรณ์เหล่านี้สามารถลดความเร็วและหยุดชั่วคราวได้อย่างไม่มีกำหนด แล้วจึงกลับมาทำงานด้วยความเร็วสัญญาณนาฬิกาเต็มที่ได้ทุกเมื่อในภายหลัง

วงจรผสมสัญญาณที่ ละเอียด อ่อนบางวงจรเช่นตัวแปลงอนาล็อกเป็นดิจิทัลที่ มีความแม่นยำสูง จะใช้คลื่นไซน์แทนคลื่นสี่เหลี่ยมเป็นสัญญาณนาฬิกา เนื่องจากคลื่นสี่เหลี่ยมมีฮาร์โมนิก ความถี่สูง ที่อาจรบกวนวงจรอนาล็อกและทำให้เกิดสัญญาณรบกวน ได้ สัญญาณนาฬิกาคลื่นไซน์ดังกล่าว มักเป็นสัญญาณแบบดิฟเฟอ เรนเชียล เนื่องจากสัญญาณประเภทนี้มีอัตราการเปลี่ยนแปลง (slew rate) เป็นสองเท่า และด้วยเหตุนี้จึงมีความไม่แน่นอนของเวลาครึ่งหนึ่ง เมื่อเทียบกับ สัญญาณแบบซิงเกิลเอนด์ที่มีช่วงแรงดันไฟฟ้าเดียวกัน สัญญาณแบบดิฟเฟอเรนเชียลแผ่รังสีได้น้อยกว่าสายเดี่ยว หรืออาจใช้สายเดี่ยวที่หุ้มด้วยสายไฟและสายดินก็ได้

ในวงจร CMOS ตัวเก็บประจุที่เกตจะถูกชาร์จและคายประจุอย่างต่อเนื่อง ตัวเก็บประจุไม่สูญเสียพลังงาน แต่พลังงานจะสูญเปล่าในทรานซิสเตอร์ที่ขับเคลื่อน ในการคำนวณแบบย้อนกลับได้ ตัว เหนี่ยวนำ สามารถใช้เพื่อเก็บพลังงานนี้และลดการสูญเสียพลังงาน แต่ตัวเหนี่ยวนำมักมีขนาดค่อนข้างใหญ่ ทางเลือกอื่นคือ การใช้สัญญาณนาฬิกาแบบคลื่นไซน์ เกตส่งสัญญาณ CMOS และเทคนิคการประหยัดพลังงาน จะช่วยลดความต้องการพลังงานได้

วิธีที่มีประสิทธิภาพที่สุดในการส่งสัญญาณนาฬิกาไปยังทุกส่วนของชิปที่ต้องการ โดยมีความคลาดเคลื่อน น้อยที่สุด คือ การใช้ตะแกรงโลหะ ในไมโครโปรเซสเซอร์ขนาดใหญ่ พลังงานที่ใช้ในการขับเคลื่อนสัญญาณนาฬิกาอาจมากกว่า 30% ของพลังงานทั้งหมดที่ใช้โดยชิปทั้งหมด โครงสร้างทั้งหมดที่มีเกตอยู่ที่ปลายและแอมพลิฟายเออร์ทั้งหมดอยู่ระหว่างนั้นจะต้องถูกโหลดและปลดโหลดทุกรอบ^{[ 10 ] [ 11 ]}เพื่อประหยัดพลังงานการปิดสัญญาณนาฬิกาจะปิดส่วนหนึ่งของโครงสร้างต้นไม้ชั่วคราว

วงจรจ่ายสัญญาณนาฬิกา (หรือโครงสร้างสัญญาณนาฬิกาแบบต้นไม้ เช่นต้นไม้ H ) ทำหน้าที่กระจายสัญญาณนาฬิกาจากจุดศูนย์กลางไปยังทุกอุปกรณ์ที่ต้องการใช้งาน เนื่องจากฟังก์ชันนี้มีความสำคัญต่อการทำงานของระบบซิงโครนัส จึงมีการให้ความสนใจอย่างมากกับลักษณะเฉพาะของสัญญาณนาฬิกาและวงจรไฟฟ้าที่ใช้ในการกระจายสัญญาณเหล่านั้น สัญญาณนาฬิกามักถูกมองว่าเป็นสัญญาณควบคุมอย่างง่าย แต่แท้จริงแล้วสัญญาณเหล่านี้มีลักษณะและคุณสมบัติพิเศษบางประการ

โดยทั่วไป สัญญาณนาฬิกาจะมีจำนวนการกระจาย สัญญาณ (fanout)มากที่สุดและทำงานด้วยความเร็วสูงสุดเมื่อเทียบกับสัญญาณอื่นๆ ในระบบซิงโครนัส เนื่องจากสัญญาณข้อมูลได้รับข้อมูลอ้างอิงเวลาจากสัญญาณนาฬิการูปคลื่น ของสัญญาณนาฬิกา จึงต้องมีความสะอาดและคมชัดเป็นพิเศษ นอกจากนี้ สัญญาณนาฬิกาเหล่านี้ยังได้รับผลกระทบอย่างมากจากการลดขนาดของเทคโนโลยี (ดูกฎของมัวร์ ) กล่าวคือ สาย เชื่อมต่อระหว่างระบบ ขนาดใหญ่ จะมีความต้านทานสูงขึ้นอย่างมากเมื่อขนาดของสายลดลง ความต้านทานของสายที่เพิ่มขึ้นนี้เป็นหนึ่งในสาเหตุหลักที่ทำให้การกระจายสัญญาณนาฬิกามีความสำคัญต่อประสิทธิภาพการทำงานแบบซิงโครนัสมากขึ้น สุดท้าย การควบคุมความแตกต่างและความไม่แน่นอนในเวลาการมาถึงของสัญญาณนาฬิกาอาจจำกัดประสิทธิภาพสูงสุดของระบบทั้งหมดอย่างรุนแรง และสร้างสภาวะการแข่งขัน (race condition)ที่สัญญาณข้อมูลที่ไม่ถูกต้องอาจถูกบันทึกไว้ในรีจิสเตอร์ได้

ระบบ ดิจิทัล แบบซิงโคร นัสส่วนใหญ่ประกอบด้วยชุดรีจิสเตอร์ แบบเรียงลำดับที่ต่อกันเป็นลำดับ โดยมีวงจรลอจิกแบบผสมอยู่ระหว่างแต่ละชุดรีจิสเตอร์ ความต้องการด้านการทำงานของระบบดิจิทัลนั้นได้รับการตอบสนองโดยขั้นตอนลอจิก แต่ละขั้นตอนลอจิกจะทำให้เกิดความล่าช้าซึ่งส่งผลต่อประสิทธิภาพด้านเวลา และประสิทธิภาพด้านเวลาของการออกแบบดิจิทัลสามารถประเมินได้โดยเทียบกับข้อกำหนดด้านเวลาโดยการวิเคราะห์เวลา บ่อยครั้งที่ต้องพิจารณาเป็นพิเศษเพื่อให้เป็นไปตามข้อกำหนดด้านเวลา ตัวอย่างเช่น ประสิทธิภาพโดยรวมและข้อกำหนดด้านเวลาเฉพาะที่อาจได้รับการตอบสนองโดยการแทรกรีจิสเตอร์แบบไปป์ไลน์ อย่างระมัดระวัง ลงในหน้าต่างเวลาที่เว้นระยะห่างเท่าๆ กัน เพื่อให้เป็นไปตามข้อจำกัดด้านเวลา ที่สำคัญในกรณีที่เลวร้ายที่สุด การออกแบบเครือข่ายการกระจายสัญญาณนาฬิกาที่เหมาะสมจะช่วยให้มั่นใจได้ว่าข้อกำหนดด้านเวลาที่สำคัญได้รับการตอบสนอง และไม่มีสภาวะการแข่งขันเกิดขึ้น (ดูเพิ่มเติมที่ความคลาดเคลื่อนของสัญญาณนาฬิกา )

ส่วนประกอบที่ทำให้เกิดความล่าช้าซึ่งประกอบขึ้นเป็นระบบซิงโครนัสทั่วไปนั้น ประกอบด้วยระบบย่อยสามระบบ ได้แก่ องค์ประกอบการจัดเก็บข้อมูลในหน่วยความจำ องค์ประกอบตรรกะ และวงจรนาฬิกาและเครือข่ายการกระจายสัญญาณ

โครงสร้างใหม่กำลังอยู่ระหว่างการพัฒนาเพื่อบรรเทาปัญหาเหล่านี้และนำเสนอวิธีแก้ปัญหาที่มีประสิทธิภาพ พื้นที่การวิจัยที่สำคัญ ได้แก่ เทคนิคการกำหนดเวลาแบบเรโซแนนซ์ ("เครือข่ายนาฬิกาแบบเรโซแนนซ์") ^{[ 12 ] [ 13 ] [ 14 ] [ 15 ]} การเชื่อมต่อออปติคอลบนชิป และวิธี การซิงโครไนซ์เฉพาะที่

• การทำงานแบบซิงโครนัสบิต  – การสื่อสารดิจิทัลโดยใช้กระแสบิตที่ซิงโครไนซ์กับสัญญาณนาฬิกา
• การข้ามโดเมนสัญญาณนาฬิกา  – การข้ามในงานออกแบบอิเล็กทรอนิกส์ดิจิทัล
• อัตราความเร็วสัญญาณนาฬิกา  – ความถี่ที่ชิปหรือแกนประมวลผลของซีพียูทำงาน
• กระบวนการออกแบบ (EDA)  – ชุดเครื่องมือออกแบบอิเล็กทรอนิกส์หน้าเว็บที่แสดงคำอธิบายสั้น ๆ ของเป้าหมายการเปลี่ยนเส้นทาง
• ระบบอัตโนมัติสำหรับการออกแบบอิเล็กทรอนิกส์  – ซอฟต์แวร์สำหรับการออกแบบระบบอิเล็กทรอนิกส์
• ตรรกะสี่เฟส
• การออกแบบวงจรรวม  – กระบวนการทางวิศวกรรมสำหรับฮาร์ดแวร์อิเล็กทรอนิกส์
• โมเดลตรรกะอินเทอร์เฟซ
• จิทเตอร์  – ความเบี่ยงเบนของนาฬิกาจากความเป็นคาบที่สมบูรณ์แบบ
• สัญญาณพัลส์ต่อวินาที  – ประเภทหนึ่งของสัญญาณไฟฟ้า
• ไทม์โค้ด  – รหัสตัวเลขที่สร้างขึ้นเป็นระยะๆ
• สัญญาณแบบตั้งเวลาเองได้  – สัญญาณที่สามารถถอดรหัสได้โดยไม่ต้องอาศัยแหล่งซิงโครไนซ์จากภายนอก

• Eby G. Friedman (บรรณาธิการ), เครือข่ายการกระจายสัญญาณนาฬิกาในวงจรและระบบ VLSI , ISBN 0-7803-1058-6สำนักพิมพ์ IEEE. 1995.
• Eby G. Friedman , "เครือข่ายการกระจายสัญญาณนาฬิกาในวงจรรวมดิจิทัลแบบซิงโครนัส", Proceedings of the IEEE , Vol. 89, No. 5, pp. 665–692, พฤษภาคม 2001. doi : 10.1109/5.929649
• "การประกวดการสังเคราะห์เครือข่ายนาฬิกาประสิทธิภาพสูง ISPD 2010"การประชุมวิชาการนานาชาติว่าด้วยการออกแบบทางกายภาพ อินเทล ไอบีเอ็ม ปี 2010
• D.-J. Lee, "การสังเคราะห์เครือข่ายนาฬิกาประสิทธิภาพสูงและใช้พลังงานต่ำในสภาวะที่มีความแปรผัน"วิทยานิพนธ์ปริญญาเอก มหาวิทยาลัยมิชิแกน ปี 2011
• IL Markov , D.-J. Lee, "การปรับแต่งเชิงอัลกอริทึมของโครงสร้างต้นไม้ของนาฬิกาและโครงสร้างที่ไม่ใช่ต้นไม้ที่ได้มา"ใน Proc. Int'l. Conf. Comp.-Aided Design (ICCAD), 2011
• VG Oklobdzija, VM Stojanovic, DM Markovic และ NM Nedovic, การกำหนดจังหวะเวลาของระบบดิจิทัล: แง่มุมประสิทธิภาพสูงและการใช้พลังงานต่ำ , ISBN 0-471-27447-Xสำนักพิมพ์ IEEE Press/Wiley-Interscience, 2003.
• Mitch Dale, "พลังของการควบคุมสัญญาณนาฬิกา RTL" , วิศวกรรมการออกแบบระบบอิเล็กทรอนิกส์ที่รวมการออกแบบชิป , 20 มกราคม 2550

ดัดแปลงจาก คอลัมน์ของ Eby Friedman ในจดหมาย ข่าวอิเล็กทรอนิกส์ ACM SIGDAโดยIgor Markov ซึ่งเก็บรักษาไว้ ใน Wayback Machineเมื่อวันที่ 12 สิงหาคม 2014 ต้นฉบับอยู่ที่https://web.archive.org/web/20100711135550/http://www.sigda.org/newsletter/2005/eNews_051201.html