การออกแบบอัตโนมัติทางอิเล็กทรอนิกส์ครั้งแรกถือเป็นผลงานของIBMโดยมีเอกสารประกอบสำหรับ คอมพิวเตอร์ ซีรีส์ 700ในช่วงทศวรรษ 1950 ^{[ 2 ]}

IBMได้พัฒนาหนึ่งในระบบช่วยออกแบบด้วยคอมพิวเตอร์ (CAD) รุ่นแรกๆ ซึ่งรู้จักกันในชื่อ Automated Logic Diagram (ALD) ซึ่งเดิมทีทำงานบนคอมพิวเตอร์เมนเฟรม IBM 704 และ 705 กระบวนการออกแบบเริ่มต้นด้วยวิศวกรร่างแผนผัง ตรรกะด้วยมือ ซึ่งต่อมาถูกคัดลอกลงบนแม่แบบมาตรฐานและแปลงเป็นบัตรเจาะรูสำหรับการประมวลผลแบบดิจิทัล^{[ 2 ] [ 3 ]}

แม้ว่าจะเน้นไปที่เรขาคณิตเชิงกล แต่DAC-1ของGeneral Motorsซึ่งสร้างร่วมกับIBM ก็เป็นหนึ่งในระบบ CAD แบบโต้ตอบ ที่ขับเคลื่อนด้วยกราฟิกรุ่นแรกๆและพิสูจน์ให้เห็นถึงความสามารถในการแก้ไขข้อมูลทางวิศวกรรมที่ซับซ้อนบนหน้าจอ ซึ่งเป็นแนวคิดที่เครื่องมือออกแบบ IC นำไปใช้ ^{[ 4 ]}

ก่อนการพัฒนา EDA วงจรรวมได้รับการออกแบบด้วยมือและวางผังด้วยมือ^{[ 5 ]}ร้านค้าที่ทันสมัยบางแห่งใช้ซอฟต์แวร์เรขาคณิตเพื่อสร้างเทปสำหรับเครื่องพล็อตเตอร์Gerber ซึ่งมีหน้าที่สร้างภาพการเปิดรับแสงแบบขาวดำ แต่แม้แต่เครื่องเหล่านั้นก็ยังคัดลอกการบันทึกดิจิทัลของส่วนประกอบที่วาดด้วยเครื่องจักร กระบวนการนี้เป็นแบบกราฟิกโดยพื้นฐาน โดยการแปลงจากอิเล็กทรอนิกส์เป็นกราฟิกทำด้วยมือ บริษัทที่มีชื่อเสียงที่สุดในยุคนี้คือCalma ซึ่งรูปแบบ GDSIIของพวกเขายังคงใช้งานอยู่ในปัจจุบัน^{[ 6 ]}

ในช่วงต้นทศวรรษ 1970 นักพัฒนาเริ่มทำการออกแบบวงจรโดยอัตโนมัติ นอกเหนือจากการร่างแบบ และ มีการพัฒนาเครื่องมือ จัดวางและกำหนดเส้นทาง เป็นครั้งแรก เนื่องจากสงครามเย็นการพัฒนาต่างๆ จึงมักเกิดขึ้นพร้อมๆ กัน ในโลกตะวันตก รายงานการประชุมของIEEEและการประชุม Design Automation Conferenceได้รวบรวมการพัฒนาส่วนใหญ่ในช่วงเวลานั้นไว้^{[ 5 ]}และภายในปี 1973 จำเป็นต้องมีบรรณานุกรมขนาดใหญ่เพื่อติดตามการพัฒนาในสาขานี้^{[ 7 ]} ในสหภาพโซเวียตความก้าวหน้าส่วนใหญ่ได้รับการอธิบายไว้ในหนังสือหลายเล่ม เริ่มตั้งแต่ปี 1975 ^{[ 8 ]}

ระบบการออกแบบกราฟิกของCalma (GDS, 1971) และ GDSII (1978) ซึ่งเป็นระบบ 32 บิตรุ่นต่อมา ช่วยให้วิศวกรสามารถแปลงและแก้ไขเลย์เอาต์ ชิปทั้งหมด บนมินิคอมพิวเตอร์ได้ ไฟล์ GDSII Stream ที่มาพร้อมกันกลายเป็นมาตรฐานการแลกเปลี่ยนมาสก์โดยพฤตินัยและยังคงได้รับการยอมรับในกระบวนการออกแบบสมัยใหม่^{[ 9 ]}

ยุคถัดไปเริ่มต้นขึ้นหลังจากการตีพิมพ์หนังสือ "Introduction to VLSI Systems" โดยCarver MeadและLynn Conwayในปี 1980 ^{[ 10 ]}ซึ่งถือเป็นตำรามาตรฐานสำหรับการออกแบบชิป^{[ 11 ]}ผลที่ได้คือความซับซ้อนของชิปที่สามารถออกแบบได้เพิ่มขึ้น พร้อมกับการเข้าถึงเครื่องมือตรวจสอบการออกแบบ ที่ใช้ การจำลองตรรกะ ที่ดีขึ้น ชิปนั้นง่ายต่อการวางเลย์เอาต์และมีแนวโน้มที่จะทำงานได้อย่างถูกต้องมากขึ้น เนื่องจากสามารถจำลองการออกแบบได้อย่างละเอียดถี่ถ้วนก่อนการสร้าง แม้ว่าภาษาและเครื่องมือจะมีการพัฒนาขึ้น แต่แนวทางทั่วไปในการระบุพฤติกรรมที่ต้องการในภาษาการเขียนโปรแกรมแบบข้อความและปล่อยให้เครื่องมือสร้างการออกแบบทางกายภาพโดยละเอียดนั้นยังคงเป็นพื้นฐานของการออกแบบ IC ดิจิทัลในปัจจุบัน

เครื่องมือ EDA รุ่นแรกๆ ถูกสร้างขึ้นในเชิงวิชาการ หนึ่งในเครื่องมือที่มีชื่อเสียงที่สุดคือ "Berkeley VLSI Tools Tarball" ซึ่งเป็นชุด ยูทิลิตี้ UNIXที่ใช้ในการออกแบบระบบ VLSI รุ่นแรกๆ เครื่องมือที่ใช้กันอย่างแพร่หลาย ได้แก่Espresso heuristic logic minimizer ^{[ 12 ]}ซึ่งรับผิดชอบในการลดความซับซ้อนของวงจร และMagic [ ^{13 ]}ซึ่งเป็นแพลตฟอร์มการออกแบบโดยใช้คอมพิวเตอร์ช่วย อีกพัฒนาการที่สำคัญคือการก่อตั้งMOSIS [ ^{14 ] ซึ่ง เป็นกลุ่มความร่วมมือของมหาวิทยาลัยและผู้ผลิตที่พัฒนาวิธีการฝึกอบรมนักออกแบบชิปนักศึกษาด้วยต้นทุน ต่ำ}โดยการผลิตวงจรรวมจริง แนวคิดพื้นฐานคือการใช้กระบวนการ IC ที่เชื่อถือได้ ต้นทุนต่ำ และเทคโนโลยีค่อนข้างต่ำ และบรรจุโครงการจำนวนมากต่อแผ่นเวเฟอร์โดยยังคงเก็บรักษาชิปหลายชุดจากแต่ละโครงการไว้ ผู้ผลิตที่ร่วมมือกันจะบริจาคเวเฟอร์ที่ผ่านการประมวลผลแล้วหรือขายในราคาต้นทุน เนื่องจากพวกเขาเห็นว่าโครงการนี้เป็นประโยชน์ต่อการเติบโตในระยะยาวของตนเอง

ปี 1981 ถือเป็นจุดเริ่มต้นของอุตสาหกรรม EDA เป็นเวลาหลายปีที่บริษัทอิเล็กทรอนิกส์ขนาดใหญ่ เช่นHewlett-Packard , TektronixและIntelได้ดำเนินการพัฒนา EDA ภายในองค์กร โดยผู้จัดการและนักพัฒนาเริ่มแยกตัวออกมาจากบริษัทเหล่านี้เพื่อมุ่งเน้นธุรกิจ EDA โดยเฉพาะ บริษัทDaisy Systems , Mentor GraphicsและValid Logic Systemsก่อตั้งขึ้นในช่วงเวลานั้นและเรียกรวมกันว่า DMV นอกจากนี้ ในปี 1981 กระทรวงกลาโหมสหรัฐฯยังเริ่มให้ทุนสนับสนุนVHDLในฐานะภาษาสำหรับการอธิบายฮาร์ดแวร์ ภายในเวลาไม่กี่ปี ก็มีบริษัทจำนวนมากที่เชี่ยวชาญด้าน EDA โดยแต่ละบริษัทมีจุดเน้นที่แตกต่างกันเล็กน้อย

งานแสดงสินค้า EDA ครั้งแรกจัดขึ้นที่งานDesign Automation Conferenceในปี 1984 และในปี 1986 Verilogซึ่งเป็นภาษาออกแบบระดับสูงยอดนิยมอีกภาษาหนึ่ง ได้ถูกนำมาใช้เป็นภาษาอธิบายฮาร์ดแวร์เป็นครั้งแรกโดยGateway Design Automationหลังจากนั้นไม่นานก็มีการพัฒนาโปรแกรมจำลองขึ้นมา ทำให้สามารถจำลองการออกแบบชิปและข้อกำหนดที่สามารถเรียกใช้งานได้โดยตรง ภายในเวลาไม่กี่ปี ก็มีการพัฒนาส่วนหลังบ้าน (back-end) เพื่อทำการสังเคราะห์ตรรกะ (logic synthesis )

กระบวนการดิจิทัลในปัจจุบันมีความเป็นโมดูลาร์สูงมาก โดยส่วนหน้าจะสร้างคำอธิบายการออกแบบที่เป็นมาตรฐาน ซึ่งจะคอมไพล์เป็นคำสั่งเรียกใช้หน่วยต่างๆ ที่คล้ายกับเซลล์ โดยไม่คำนึงถึงเทคโนโลยีเฉพาะของแต่ละหน่วย เซลล์จะทำหน้าที่ประมวลผลตรรกะหรือฟังก์ชันอิเล็กทรอนิกส์อื่นๆ โดยใช้เทคโนโลยีวงจรรวมเฉพาะ ผู้ผลิตโดยทั่วไปจะจัดเตรียมคลังส่วนประกอบสำหรับกระบวนการผลิตของตน พร้อมด้วยแบบจำลองการจำลองที่เหมาะสมกับเครื่องมือจำลองมาตรฐาน

วงจรอนาล็อกส่วนใหญ่ยังคงได้รับการออกแบบด้วยตนเอง ซึ่งต้องใช้ความรู้เฉพาะทางที่ไม่เหมือนใครในการออกแบบอนาล็อก (เช่น แนวคิดการจับคู่) ^{[ 15 ]}ดังนั้น เครื่องมือ EDA อนาล็อกจึงมีความเป็นโมดูลาร์น้อยกว่ามาก เนื่องจากต้องใช้ฟังก์ชันจำนวนมากขึ้น มีการโต้ตอบกันมากขึ้น และโดยทั่วไปแล้วส่วนประกอบต่างๆ ก็ไม่สมบูรณ์แบบ

EDA สำหรับอิเล็กทรอนิกส์มีความสำคัญเพิ่มขึ้นอย่างรวดเร็วเนื่องจากการพัฒนาเทคโนโลยีเซมิคอนดักเตอร์ อย่างต่อเนื่อง ^{[ 16 ]}ผู้ใช้บางรายเป็น ผู้ประกอบการ โรงหล่อซึ่งดำเนินการ โรงงาน ผลิตเซมิคอนดักเตอร์ ("fabs") และบุคคลเพิ่มเติมที่รับผิดชอบในการใช้เทคโนโลยี บริษัทบริการออกแบบที่ใช้ซอฟต์แวร์ EDA เพื่อประเมินการออกแบบที่เข้ามาเพื่อความพร้อมในการผลิต เครื่องมือ EDA ยังใช้สำหรับการเขียนโปรแกรมฟังก์ชันการออกแบบลงในFPGAหรืออาร์เรย์เกตที่ตั้งโปรแกรมได้ ซึ่งเป็นการออกแบบวงจรรวมที่ปรับแต่งได้

กระบวนการออกแบบโดยพื้นฐานแล้วยังคงประกอบด้วยองค์ประกอบหลักหลายประการ ได้แก่:

• การสังเคราะห์ระดับสูง (หรือที่รู้จักกันในชื่อการสังเคราะห์เชิงพฤติกรรมหรือการสังเคราะห์เชิงอัลกอริทึม) –คำอธิบายการออกแบบระดับสูง (เช่น ในภาษา C/C++) จะถูกแปลงเป็นRTLหรือระดับการถ่ายโอนรีจิสเตอร์ ซึ่งมีหน้าที่ในการแสดงวงจรผ่านการใช้ปฏิสัมพันธ์ระหว่างรีจิสเตอร์
• การสังเคราะห์ตรรกะ–การแปลง คำอธิบายการออกแบบ RTL (เช่น ที่เขียนด้วย Verilog หรือ VHDL) ไปเป็นเน็ตลิสต์หรือตัวแทนของเกตตรรกะ แบบแยกส่วน
• การสร้างแผนผังวงจร–สำหรับวงจรดิจิทัล อนาล็อก และ RF มาตรฐาน ให้สร้างไฟล์ CIS ใน Orcad โดย Cadence และไฟล์ ISIS ใน Proteus
• การจัดวางเลย์เอาต์–โดยทั่วไปจะเป็นการจัดวางเลย์เอาต์ที่ขับเคลื่อนด้วยแผนผังเช่น Layout ใน Orcad ของ Cadence หรือ ARES ใน Proteus

• การจำลองทรานซิสเตอร์ – การจำลองทรานซิสเตอร์ระดับต่ำของพฤติกรรมตามแผนผัง/เลย์เอาต์ ซึ่งมีความแม่นยำในระดับอุปกรณ์
• การจำลองตรรกะ – การจำลองแบบดิจิทัลของ พฤติกรรมดิจิทัล ( บูลีน 0/1) ของ RTLหรือเกตเน็ตลิสต์ซึ่งมีความแม่นยำในระดับบูลีน
• การจำลองพฤติกรรม – การจำลองระดับสูงของการทำงานทางสถาปัตยกรรมของการออกแบบ ซึ่งมีความแม่นยำในระดับรอบการทำงานหรือระดับส่วนต่อประสาน
• การจำลองฮาร์ดแวร์ – การใช้ฮาร์ดแวร์เฉพาะทางเพื่อจำลองตรรกะของการออกแบบที่เสนอ บางครั้งอาจเสียบเข้ากับระบบแทนชิปที่ยังไม่ได้สร้าง ซึ่งเรียกว่าการจำลองในวงจร (in-circuit emulation )
• เทคโนโลยี CADจำลองและวิเคราะห์เทคโนโลยีการผลิตพื้นฐาน คุณสมบัติทางไฟฟ้าของอุปกรณ์ได้มาจากหลักการทางฟิสิกส์ของอุปกรณ์โดยตรง

• การตรวจสอบการทำงาน : รับประกันว่าการออกแบบตรรกะตรงกับข้อกำหนดและดำเนินการงานได้อย่างถูกต้อง รวมถึงการตรวจสอบการทำงานแบบไดนามิกผ่านการจำลอง การเลียนแบบ และต้นแบบ^{[ 17 ]}
• RTL Linting สำหรับการปฏิบัติตามกฎการเขียนโค้ด เช่น ไวยากรณ์ ความหมาย และรูปแบบ^{[ 18 ]}
• การตรวจสอบการข้ามโดเมนสัญญาณนาฬิกา (CDC check): คล้ายกับ การตรวจสอบโค้ด (linting ) แต่เครื่องมือ/การตรวจสอบเหล่านี้มีความเชี่ยวชาญในการตรวจจับและรายงานปัญหาที่อาจเกิดขึ้น เช่น การสูญ เสียข้อมูลความไม่เสถียรเนื่องจากการใช้โดเมนสัญญาณนาฬิกา หลายโดเมน ในการออกแบบ
• การตรวจสอบอย่างเป็นทางการหรือการตรวจสอบแบบจำลองคือความพยายามที่จะพิสูจน์โดยใช้วิธีทางคณิตศาสตร์ว่าระบบมีคุณสมบัติที่ต้องการบางประการ และผลกระทบที่ไม่พึงประสงค์บางอย่าง (เช่นภาวะติดตาย ) จะไม่เกิดขึ้น
• การตรวจสอบความเท่าเทียมกัน : การเปรียบเทียบเชิงอัลกอริทึมระหว่างคำอธิบาย RTL ของชิปกับเน็ตลิสต์ เกตที่สังเคราะห์แล้ว เพื่อให้มั่นใจว่ามีความเท่าเทียมกันในเชิงฟังก์ชันในระดับตรรกะ
• การวิเคราะห์เวลาแบบคงที่ : การวิเคราะห์เวลาของวงจรในลักษณะที่ไม่ขึ้นอยู่กับอินพุต จึงสามารถหาค่ากรณีที่เลวร้ายที่สุดได้จากอินพุตที่เป็นไปได้ทั้งหมด
• การสกัดเค้าโครง : เริ่มต้นด้วยเค้าโครงที่เสนอ คำนวณคุณลักษณะทางไฟฟ้า (โดยประมาณ) ของสายไฟและอุปกรณ์ทุกชิ้น มักใช้ร่วมกับการวิเคราะห์เวลาแบบคงที่ข้างต้น เพื่อประเมินประสิทธิภาพของชิปที่เสร็จสมบูรณ์
• โปรแกรมแก้สมการสนามแม่เหล็กไฟฟ้าหรือเรียกสั้น ๆ ว่าโปรแกรมแก้สมการสนามจะแก้สมการของแม็กซ์เวลล์โดยตรงสำหรับกรณีที่น่าสนใจในการออกแบบวงจรรวมและแผงวงจรพิมพ์ โปรแกรมนี้ขึ้นชื่อว่าทำงานช้ากว่า แต่มีความแม่นยำกว่าการสกัดเลย์เอาต์ที่กล่าวมาข้างต้น
• การตรวจสอบทางกายภาพ (Physical verification , PV): การตรวจสอบว่าการออกแบบนั้นสามารถผลิตได้จริงหรือไม่ และชิปที่ได้จะไม่มีข้อบกพร่องทางกายภาพที่ขัดขวางการทำงาน และจะตรงตามข้อกำหนดดั้งเดิม
• การวิเคราะห์ผลผลิต : การประมาณผลผลิต (และต้นทุน) ของชิปที่ผลิตได้ และการระบุจุดคอขวดของผลผลิตเพื่อเสนอแนะการเปลี่ยนแปลงที่เป็นประโยชน์

• การเตรียมข้อมูลหน้ากาก (Mask Data Preparationหรือ MDP) - การสร้าง หน้ากาก พิมพ์ภาพ (lithography photomasks ) ที่ใช้ในการผลิตชิป จริง
  • การตกแต่งชิปซึ่งรวมถึงการกำหนดและโครงสร้างแบบกำหนดเองเพื่อปรับปรุงความสามารถในการผลิตของเค้าโครง ตัวอย่างของสิ่งหลังนี้ได้แก่ วงแหวนซีลและโครงสร้างฟิลเลอร์^{[ 19 ]}
  • สร้างแบบร่างเส้นเล็งพร้อมรูปแบบทดสอบและเครื่องหมายจัดแนว
  • การเตรียมเลย์เอาต์เพื่อสร้างมาสก์นั้น ช่วยเพิ่มประสิทธิภาพข้อมูลเลย์เอาต์ด้วยการประมวลผลกราฟิก เช่นเทคนิคการเพิ่มความละเอียด (RET) ซึ่งเป็นวิธีการเพิ่มคุณภาพของโฟโตมาสก์ ขั้นสุดท้าย นอกจากนี้ยังรวมถึงการแก้ไขความใกล้เคียงทางแสง (OPC) หรือเทคโนโลยีลิโทกราฟีแบบผกผัน (ILT) ซึ่งเป็นการชดเชยล่วงหน้าสำหรับ ผลกระทบ จากการเลี้ยวเบนและการรบกวนที่เกิดขึ้นในภายหลังเมื่อผลิตชิปโดยใช้มาสก์นี้
  • การสร้างมาสก์ – การสร้างภาพมาสก์แบบแบนจากโครงสร้างการออกแบบแบบลำดับชั้น
  • การสร้างรูปแบบทดสอบอัตโนมัติหรือ ATPG – การสร้างข้อมูลรูปแบบอย่างเป็นระบบเพื่อทดสอบการทำงานของวงจรลอจิกและส่วนประกอบอื่นๆ ให้ได้มากที่สุดเท่าที่จะเป็นไปได้
  • การทดสอบตัวเองในตัว (Built-in Self-Testหรือ BIST) – การติดตั้งตัวควบคุมการทดสอบแบบครบวงในตัวเพื่อทดสอบโครงสร้างตรรกะหรือหน่วยความจำในงานออกแบบโดยอัตโนมัติ

• การวิเคราะห์ ความปลอดภัยเชิงฟังก์ชันการคำนวณอัตราความล้มเหลวตามเวลา (FIT) อย่างเป็นระบบ และตัวชี้วัดความครอบคลุมในการวินิจฉัยสำหรับการออกแบบ เพื่อให้เป็นไปตามข้อกำหนดการปฏิบัติตามกฎระเบียบสำหรับระดับความสมบูรณ์ด้านความปลอดภัยที่ต้องการ
• การสังเคราะห์ความปลอดภัยเชิงฟังก์ชัน คือการเพิ่มประสิทธิภาพความน่าเชื่อถือให้กับองค์ประกอบที่มีโครงสร้าง (โมดูล, RAM, ROM, ไฟล์รีจิสเตอร์, FIFO) เพื่อปรับปรุงการตรวจจับข้อผิดพลาด/การทนต่อข้อผิดพลาด ซึ่งรวมถึง (แต่ไม่จำกัดเพียง) การเพิ่มรหัสตรวจจับและ/หรือแก้ไขข้อผิดพลาด (Hamming), ตรรกะสำรองสำหรับการตรวจจับข้อผิดพลาดและการทนต่อข้อผิดพลาด (แบบคู่/แบบสามเท่า) และการตรวจสอบโปรโตคอล (ความเท่าเทียมกันของอินเทอร์เฟซ, การจัดเรียงที่อยู่, การนับจังหวะ)
• การตรวจสอบความปลอดภัยเชิงฟังก์ชัน การดำเนินการทดสอบหาข้อผิดพลาด ซึ่งรวมถึงการใส่ข้อผิดพลาดเข้าไปในการออกแบบและการตรวจสอบว่ากลไกความปลอดภัยตอบสนองอย่างเหมาะสมต่อข้อผิดพลาดที่ถือว่าครอบคลุมอยู่

มูลค่าตลาดและชื่อบริษัท ณ เดือนมิถุนายน 2568:

• 75.4 พันล้านดอลลาร์สหรัฐ^{[ 20 ]} – Synopsys
• 81.1 พันล้านดอลลาร์สหรัฐ^{[ 21 ]} – Cadence Design Systems
• 29.4 พันล้านดอลลาร์สหรัฐ^{[ 22 ]} – Ansys
• 9.01 พันล้านดอลลาร์ออสเตรเลีย^{[ 23 ]} – Altium
• 170.7 พันล้านยูโร^{[ 24 ]} - ซีเมนส์
• 112.9 พันล้านเยน^{[ 25 ]} – ซูเคน

Synopsys ประกาศแผนการเข้าซื้อกิจการ Ansys ในปี 2024 แต่ Ansys ยังคงเป็นบริษัทอิสระที่จดทะเบียนในตลาดหลักทรัพย์จนกว่าข้อตกลงจะเสร็จสิ้น (คาดว่าจะเสร็จสิ้นในครึ่งแรกของปี 2025) ^{[ 26 ]}

มูลค่าตลาดและชื่อบริษัทณ เดือนธันวาคม2554 : ^{[ 27 ]}

• 2.33 พันล้านดอลลาร์ – Mentor Graphics ; Siemensเข้าซื้อกิจการ Mentor ในปี 2017 และเปลี่ยนชื่อเป็น Siemens EDA ในปี 2021 ^{[ 28 ] [ 29 ]}
• 507 ล้านดอลลาร์สหรัฐ – Magma Design Automation ; Synopsys เข้าซื้อกิจการ Magma ในเดือนกุมภาพันธ์ พ.ศ. 2555 ^{[ 30 ] [ 31 ]}
• 6.44 พันล้านดอลลาร์ไต้หวัน – สปริงซอฟต์ ; ซินอปซิสเข้าซื้อกิจการสปริงซอฟต์ในเดือนสิงหาคม 2555

บริษัท EDA หลายแห่งเข้าซื้อกิจการบริษัทขนาดเล็กที่มีซอฟต์แวร์หรือเทคโนโลยีอื่นๆ ที่สามารถปรับให้เข้ากับธุรกิจหลักของตนได้^{[ 32 ]}ผู้นำตลาดส่วนใหญ่เป็นการควบรวมกิจการของบริษัทขนาดเล็กหลายแห่ง และแนวโน้มนี้ได้รับการสนับสนุนจากแนวโน้มของบริษัทซอฟต์แวร์ที่จะออกแบบเครื่องมือเป็นอุปกรณ์เสริมที่เข้ากับชุดโปรแกรมของผู้จำหน่ายรายใหญ่บนวงจรดิจิทัล ได้อย่างเป็นธรรมชาติ เครื่องมือใหม่ๆ จำนวนมากรวมการออกแบบอนาล็อกและระบบผสมเข้าไว้ด้วยกัน^{[ 33 ]}สิ่งนี้เกิดขึ้นเนื่องจากแนวโน้มที่จะวางระบบอิเล็กทรอนิกส์ทั้งหมดไว้บนชิปตัวเดียว