การผลิตอุปกรณ์เซมิคอนดักเตอร์เป็นกระบวนการที่ใช้ในการผลิตอุปกรณ์เซมิคอนดักเตอร์โดยทั่วไป คือ วงจรรวม (IC) เช่นไมโครโปรเซสเซอร์ไมโครคอนโทรลเลอร์และหน่วยความจำ (เช่นRAMและหน่วยความจำแฟลช ) เป็น กระบวนการ โฟโตลิโทกราฟีและทางเคมีกายภาพหลายขั้นตอน (โดยมีขั้นตอนต่างๆ เช่น การออกซิเดชัน ด้วยความร้อนการตกตะกอนฟิล์มบาง การฝังไอออนการกัด) ซึ่งวงจรอิเล็กทรอนิกส์จะถูกสร้างขึ้นทีละขั้นตอนบนเวเฟอร์ ซึ่งโดยทั่วไปทำจาก วัสดุ เซมิ คอนดักเตอร์ผลึกเดี่ยวบริสุทธิ์ซิลิคอนถูกใช้เกือบตลอดเวลา แต่เซมิคอนดักเตอร์แบบผสม ต่างๆ ก็ถูกใช้สำหรับการใช้งานเฉพาะทาง ขั้นตอนต่างๆ เช่น การกัดและโฟโตลิโทกราฟีสามารถใช้ในการผลิตอุปกรณ์อื่นๆ เช่น จอแสดงผล LCD และ OLED ได้^{[ 1 ]}

กระบวนการผลิตจะดำเนินการในโรงงานผลิตเซมิคอนดักเตอร์ ที่มีความเชี่ยวชาญสูง หรือที่เรียกว่าโรงหล่อหรือ "แฟบ" ^{[ 2 ]}โดยส่วนสำคัญคือ " ห้องปลอดฝุ่น " ในอุปกรณ์เซมิคอนดักเตอร์ขั้นสูง เช่น โหนด 14 / 10 / 7 นาโนเมตร ในปัจจุบัน การผลิตอาจใช้เวลานานถึง 15 สัปดาห์ โดยเฉลี่ยในอุตสาหกรรมอยู่ที่ 11–13 สัปดาห์^{[ 3 ]}การผลิตในโรงงานผลิตขั้นสูงเป็นระบบอัตโนมัติทั้งหมด โดยมีระบบการจัดการวัสดุอัตโนมัติคอยดูแลการขนส่งเวเฟอร์จากเครื่องหนึ่งไปยังอีกเครื่องหนึ่ง^{[ 4 ]}

โดยทั่วไปแล้วเวเฟอร์จะมีวงจรรวมหลายวง ซึ่งเรียกว่าไดเนื่องจากเป็นชิ้นส่วนที่ตัดมาจากเวเฟอร์แผ่นเดียว ไดแต่ละชิ้นจะถูกแยกออกจากเวเฟอร์ที่เสร็จสมบูรณ์ในกระบวนการที่เรียกว่าการแยกไดหรือที่เรียกว่าการตัดเวเฟอร์ จากนั้นไดเหล่านี้สามารถนำไปประกอบและบรรจุต่อไปได้^{[ 5 ]}

ภายในโรงงานผลิต เวเฟอร์จะถูกขนส่งภายในกล่องพลาสติกปิดผนึกพิเศษที่เรียกว่าFOUP [ ^{4 ] FOUP}ในโรงงานผลิตหลายแห่งมีบรรยากาศไนโตรเจนภายใน^{[ 6 ] [ 7 ]}ซึ่งช่วยป้องกันไม่ให้ทองแดงเกิดการออกซิเดชันบนเวเฟอร์ ทองแดงถูกใช้ในเซมิคอนดักเตอร์สมัยใหม่สำหรับการเดินสาย^{[ 8 ]}ภายในอุปกรณ์ประมวลผลและ FOUP จะสะอาดกว่าอากาศโดยรอบในห้องคลีนรูม บรรยากาศภายในนี้เรียกว่าสภาพแวดล้อมขนาดเล็กและช่วยปรับปรุงผลผลิต ซึ่งก็คือจำนวนอุปกรณ์ที่ใช้งานได้บนเวเฟอร์ สภาพแวดล้อมขนาดเล็กนี้อยู่ภายใน EFEM (โมดูลส่วนหน้าของอุปกรณ์) ^{[ 9 ]}ซึ่งช่วยให้เครื่องจักรรับ FOUP และนำเวเฟอร์จาก FOUP เข้าสู่เครื่องจักร นอกจากนี้ เครื่องจักรหลายเครื่องยังจัดการเวเฟอร์ในสภาพแวดล้อมไนโตรเจนสะอาดหรือสุญญากาศเพื่อลดการปนเปื้อนและปรับปรุงการควบคุมกระบวนการ^{[ 4 ]}โรงงานผลิตต้องการไนโตรเจนเหลวปริมาณมากเพื่อรักษาสภาพบรรยากาศภายในเครื่องจักรการผลิตและ FOUP ซึ่งจะถูกไล่ด้วยไนโตรเจนอย่างต่อเนื่อง^{[ 6 ] [ 7 ]}นอกจากนี้ยังอาจมีม่านอากาศหรือตาข่าย^{[ 10 ]}ระหว่าง FOUP และ EFEM ซึ่งช่วยลดปริมาณความชื้นที่เข้าสู่ FOUP และปรับปรุงผลผลิต^{[ 11 ] [ 12 ]}

บริษัทบางแห่งที่ผลิตเครื่องจักรที่ใช้ในกระบวนการผลิตเซมิคอนดักเตอร์ระดับอุตสาหกรรม ได้แก่ASML , Applied Materials , Tokyo ElectronและLam Research

ขนาดของคุณลักษณะ (หรือขนาดของกระบวนการ) ถูกกำหนดโดยความกว้างของเส้นที่เล็กที่สุดที่สามารถสร้างลวดลายได้ในกระบวนการผลิตเซมิคอนดักเตอร์ การวัดนี้เรียกว่าความกว้างของเส้น^{[ 13 ] [ 14 ]}การสร้างลวดลายมักหมายถึงโฟโตลิโทกราฟี ซึ่งช่วยให้สามารถกำหนดการออกแบบอุปกรณ์หรือลวดลายบนอุปกรณ์ได้ในระหว่างการผลิต^{[ 15 ]} F ²ใช้เป็นการวัดพื้นที่สำหรับส่วนต่างๆ ของอุปกรณ์เซมิคอนดักเตอร์ โดยอิงจากขนาดของคุณลักษณะของกระบวนการผลิตเซมิคอนดักเตอร์ อุปกรณ์เซมิคอนดักเตอร์จำนวนมากได้รับการออกแบบเป็นส่วนๆ ที่เรียกว่าเซลล์ และแต่ละเซลล์แสดงถึงส่วนเล็กๆ ของอุปกรณ์ เช่น เซลล์หน่วยความจำสำหรับจัดเก็บข้อมูล ดังนั้น F ²จึงใช้ในการวัดพื้นที่ที่เซลล์หรือส่วนต่างๆ เหล่านี้ครอบครอง^{[ 16 ]}

กระบวนการผลิตเซมิคอนดักเตอร์เฉพาะจะมีกฎเฉพาะเกี่ยวกับขนาดขั้นต่ำ (ความกว้างหรือ CD/มิติวิกฤต) และระยะห่างสำหรับคุณลักษณะในแต่ละชั้นของชิป โดยปกติแล้ว กระบวนการผลิตเซมิคอนดักเตอร์ใหม่จะมีขนาดขั้นต่ำที่เล็กกว่าและระยะห่างที่แคบกว่า ในบางกรณี สิ่งนี้ช่วยให้สามารถลดขนาดชิปที่ผลิตอยู่ในปัจจุบันได้อย่างง่ายดายเพื่อลดต้นทุน ปรับปรุงประสิทธิภาพ^{[ 17 ]}และเพิ่มความหนาแน่นของทรานซิสเตอร์ (จำนวนทรานซิสเตอร์ต่อหน่วยพื้นที่) โดยไม่ต้องเสียค่าใช้จ่ายในการออกแบบใหม่

กระบวนการผลิตเซมิคอนดักเตอร์ในยุคแรกๆ มีชื่อเรียกตามอำเภอใจสำหรับแต่ละรุ่น (เช่นHMOS I/II/III/IV และCHMOS III/III-E/IV/V) ต่อมากระบวนการผลิตรุ่นใหม่แต่ละรุ่นกลายเป็นที่รู้จักในชื่อเทคโนโลยีโหนด^{[ 18 ]}หรือกระบวนการโหนด [ ^{19 ] [ 20 ] ซึ่ง} กำหนดโดย ขนาดคุณสมบัติขั้นต่ำของกระบวนการในหน่วยนาโนเมตร (หรือในอดีตคือไมโครเมตร ) ของความยาว เกตทรานซิสเตอร์ของกระบวนการเช่น " กระบวนการ 90 นาโนเมตร " อย่างไรก็ตาม ตั้งแต่ปี 1994 เป็นต้นมา ^{[ 21 ]}สถานการณ์นี้เปลี่ยนไปและจำนวนนาโนเมตรที่ใช้ในการตั้งชื่อกระบวนการโหนด (ดูแผนที่เทคโนโลยีระหว่างประเทศสำหรับเซมิคอนดักเตอร์ ) กลายเป็นเพียงคำทางการตลาดที่ไม่มีความสัมพันธ์ที่เป็นมาตรฐานกับขนาดคุณสมบัติการทำงานหรือความหนาแน่นของทรานซิสเตอร์ (จำนวนทรานซิสเตอร์ต่อหน่วยพื้นที่) ^{[ 22 ]}

ในตอนแรก ความยาวของเกตทรานซิสเตอร์มีขนาดเล็กกว่าที่ระบุไว้ในชื่อโหนดกระบวนการ (เช่น โหนด 350 นาโนเมตร) อย่างไรก็ตาม แนวโน้มนี้กลับกันในปี 2552 ^{[ 21 ]}ขนาดของฟีเจอร์อาจไม่มีความเกี่ยวข้องกับหน่วยนาโนเมตร (nm) ที่ใช้ในการตลาด ตัวอย่างเช่นกระบวนการ 10 นาโนเมตร เดิมของ Intel มีฟีเจอร์ (ปลายของ ครีบ FinFET ) ที่มีความกว้าง 7 นาโนเมตร ดังนั้นกระบวนการ 10 นาโนเมตรของ Intel จึงมีความหนาแน่นของทรานซิสเตอร์คล้ายกับกระบวนการ 7 นาโนเมตรของTSMCอีกตัวอย่างหนึ่งคือ กระบวนการ 12 และ 14 นาโนเมตรของ GlobalFoundries มีขนาดฟีเจอร์ที่คล้ายคลึงกัน^{[ 23 ] [ 24 ] [ 22 ]}

ในปี พ.ศ. 2498 คาร์ล ฟรอชและลินคอล์น เดอริค ซึ่งทำงานอยู่ที่ห้องปฏิบัติการเบลล์เทเลโฟนได้สร้างชั้นของซิลิคอนไดออกไซด์ขึ้นบนแผ่นเวเฟอร์ซิลิคอนโดยบังเอิญ และสังเกตเห็นผลกระทบของการทำให้พื้นผิวเฉื่อย^{[ 26 ] [ 27 ]}ในปี พ.ศ. 2490 ฟรอชและเดอริคได้ใช้การมาสก์และการตกตะกอนล่วงหน้าเพื่อผลิตทรานซิสเตอร์ซิลิคอนไดออกไซด์ ซึ่งเป็นทรานซิสเตอร์สนามไฟฟ้าแบบระนาบตัวแรก โดยที่ขั้วระบายและขั้วแหล่งกำเนิดอยู่ติดกันที่พื้นผิวเดียวกัน^{[ 25 ]}ที่ห้องปฏิบัติการเบลล์ ความสำคัญของการค้นพบของพวกเขาได้รับการตระหนักในทันที บันทึกช่วยจำที่อธิบายผลลัพธ์ของงานของพวกเขาได้เผยแพร่ไปทั่ว Bell Labs ก่อนที่จะได้รับการตีพิมพ์อย่างเป็นทางการในปี 1957 ที่ Shockley Semiconductorนั้น Shockley ได้เผยแพร่บทความฉบับร่างในเดือนธันวาคม 1956 ให้กับเจ้าหน้าที่อาวุโสทั้งหมดของเขา รวมถึงJean Hoerni [ ^{28 ] [ 29 ] [ 30 ] [ 31 ] ซึ่ง}ต่อมาได้คิดค้นกระบวนการระนาบในปี 1959 ขณะอยู่ที่Fairchild Semiconductor ^{[ 32 ] [ 33 ]}

ในปี พ.ศ. 2491 Bardeen ได้จดสิทธิบัตรทรานซิสเตอร์แบบเกตฉนวน (IGFET) ที่มีชั้นผกผัน แนวคิดของ Bardeen เป็นพื้นฐานของ เทคโนโลยี MOSFETในปัจจุบัน^{[ 34 ]}เทคโนโลยี MOSFET ที่ได้รับการปรับปรุงCMOSได้รับการพัฒนาโดยChih-Tang SahและFrank Wanlassที่Fairchild Semiconductorในปี พ.ศ. 2506 ^{[ 35 ] [ 36 ]} RCAได้นำ CMOS มาใช้ในเชิงพาณิชย์ในช่วงปลายทศวรรษ พ.ศ. 2503 ^{[ 35 ]} RCA ใช้ CMOS ในเชิงพาณิชย์สำหรับวงจรรวมซีรีส์ 4000ในปี พ.ศ. 2511 โดยเริ่มจากกระบวนการ 20  μm ก่อนที่จะค่อยๆ ลดขนาดลงเป็นกระบวนการ 10 μmในอีกหลายปีถัดมา^{[ 37 ]}ผู้ผลิตอุปกรณ์เซมิคอนดักเตอร์ในยุคแรกหลายรายได้พัฒนาและสร้างอุปกรณ์ของตนเอง เช่น เครื่องฝังไอออน^{[ 38 ]}

ในปี พ.ศ. 2506 Harold M. Manasevitเป็นคนแรกที่บันทึกการเจริญเติบโตแบบเอพิเท็กเซียลของซิลิคอนบนแซฟไฟร์ขณะทำงานที่ แผนก AutoneticsของNorth American Aviation (ปัจจุบันคือ Boeing ) ในปี พ.ศ. 2507 เขาได้ตีพิมพ์ผลการค้นพบของเขาร่วมกับเพื่อนร่วมงาน William Simpson ในวารสาร Journal of Applied Physics [ ^{39 ] ใน}ปี พ.ศ. 2508 CW Mueller และ PH Robinson ได้ประดิษฐ์ MOSFET (ทรานซิสเตอร์สนามแม่เหล็กโลหะออกไซด์เซมิคอนดักเตอร์) โดยใช้กระบวนการซิลิคอนบนแซฟไฟร์ที่ห้องปฏิบัติการ RCA ^{[ 40 ]}

นับตั้งแต่นั้น มาการผลิตอุปกรณ์เซมิคอนดักเตอร์ได้แพร่กระจายจาก รัฐเท็ ก ซัสและแคลิฟอร์เนียในช่วงทศวรรษ 1960 ไปยังส่วนอื่นๆ ของโลก รวมถึงเอเชียยุโรปและตะวันออกกลาง

ขนาดของเวเฟอร์เพิ่มขึ้นเรื่อยๆ จาก 25 มม. (1 นิ้ว) ในปี 1960 เป็น 50 มม. (2 นิ้ว) ในปี 1969, 100 มม. (4 นิ้ว) ในปี 1976, 125 มม. (5 นิ้ว) ในปี 1981, 150 มม. (6 นิ้ว) ในปี 1983 และ 200 มม. ในปี 1992 ^{[ 41 ] [ 42 ]}

ในยุคของเวเฟอร์ขนาด 2 นิ้ว เวเฟอร์เหล่านี้จะถูกจัดการด้วยมือโดยใช้แหนบและถือไว้ด้วยมือตามระยะเวลาที่กำหนดสำหรับกระบวนการที่กำหนด แหนบถูกแทนที่ด้วยแท่งดูดสุญญากาศเนื่องจากสร้างอนุภาคน้อยกว่า^{[ 43 ]}ซึ่งอาจปนเปื้อนเวเฟอร์ได้ มีการพัฒนาตัวพาเวเฟอร์หรือตลับที่สามารถบรรจุเวเฟอร์ได้หลายแผ่นพร้อมกัน เพื่อใช้ในการขนส่งเวเฟอร์หลายแผ่นระหว่างขั้นตอนการประมวลผล อย่างไรก็ตาม เนื่องจากเวเฟอร์ยังคงต้องถูกนำออก ประมวลผล และส่งคืนทีละแผ่น จึงมีการนำตัวพาที่ทนต่อกรดมาใช้ในภายหลัง เพื่อให้สามารถจุ่มตลับทั้งหมดลงในถังกัดและทำความสะอาดแบบเปียกได้โดยตรง ซึ่งช่วยลดขั้นตอนที่ใช้เวลานานนี้ เมื่อขนาดของเวเฟอร์เพิ่มขึ้นเป็น 100 มม. ตลับทั้งหมดมักจะไม่ถูกจุ่มอย่างสม่ำเสมอ และคุณภาพของผลลัพธ์ทั่วทั้งเวเฟอร์ก็ควบคุมได้ยากขึ้น เมื่อเวเฟอร์ขนาด 150 มม. มาถึง ตลับเวเฟอร์จะไม่ถูกจุ่มและใช้เป็นเพียงที่ใส่เวเฟอร์และที่ยึดเพื่อเก็บเวเฟอร์เท่านั้น และหุ่นยนต์ก็แพร่หลายในการจัดการเวเฟอร์ สำหรับเวเฟอร์ขนาด 200 มม. การจัดการตลับเวเฟอร์ด้วยมือกลายเป็นเรื่องเสี่ยงเนื่องจากมีน้ำหนักมากกว่า^{[ 44 ]}

ในช่วงทศวรรษ 1970 และ 1980 บริษัทหลายแห่งได้เปลี่ยนเทคโนโลยีการผลิตเซมิคอนดักเตอร์จากแบบไบโพลาร์ไปเป็นเทคโนโลยี MOSFET อุปกรณ์การผลิตเซมิคอนดักเตอร์ถือว่ามีราคาแพงมาตั้งแต่ปี 1978 ^{[ 45 ] [ 46 ] [ 47 ] [ 48 ]}

ในปี พ.ศ. 2527 KLAได้พัฒนาเครื่องมือตรวจสอบแผ่นเวเฟอร์ซิลิคอนอัตโนมัติเครื่องแรก^{[ 49 ]}ในปี พ.ศ. 2528 KLA ได้พัฒนาเครื่องมือตรวจสอบแผ่นเวเฟอร์ซิลิคอนอัตโนมัติ ซึ่งเข้ามาแทนที่การตรวจสอบด้วยกล้องจุลทรรศน์แบบแมนนวล^{[ 50 ]}

ในปี พ.ศ. 2528 SGS (ปัจจุบันคือSTmicroelectronics ) ได้คิดค้น BCD หรือที่เรียกว่าBCDMOSซึ่งเป็นกระบวนการผลิตเซมิคอนดักเตอร์โดยใช้อุปกรณ์ ไบโพลาร์ CMOS และ DMOS ^{[ 51 ]} Applied Materialsได้พัฒนาเครื่องมือประมวลผลเวเฟอร์แบบหลายห้องหรือคลัสเตอร์ที่ใช้งานได้จริงเป็นครั้งแรก คือ Precision 5000 ^{[ 52 ]}

จนกระทั่งถึงทศวรรษ 1980 การตกตะกอนไอระเหยทางกายภาพเป็นเทคนิคหลักที่ใช้ในการตกตะกอนวัสดุลงบนเวเฟอร์ จนกระทั่งมีการคิดค้นการตกตะกอนไอระเหยทางเคมี^{[ 53 ]}อุปกรณ์ที่มีปั๊มแบบแพร่กระจายถูกแทนที่ด้วยอุปกรณ์ที่ใช้ปั๊มเทอร์โบโมเลกุลาร์เนื่องจากปั๊มแบบหลังไม่ใช้น้ำมัน ซึ่งมักจะทำให้เวเฟอร์ปนเปื้อนระหว่างการประมวลผลในสุญญากาศ^{[ 54 ]}

เวเฟอร์ขนาดเส้นผ่านศูนย์กลาง 200 มม. ถูกนำมาใช้ครั้งแรกในปี 1990 และกลายเป็นมาตรฐานจนกระทั่งมีการนำเวเฟอร์ขนาดเส้นผ่านศูนย์กลาง 300 มม. มาใช้ในปี 2000 ^{[ 55 ] [ 56 ]}เครื่องมือบริดจ์ถูกใช้ในการเปลี่ยนจากเวเฟอร์ขนาด 150 มม. ไปเป็นเวเฟอร์ขนาด 200 มม. ^{[ 57 ]}และในการเปลี่ยนจากเวเฟอร์ขนาด 200 มม. ไปเป็นเวเฟอร์ขนาด 300 มม. ^{[ 58 ] [ 59 ]}อุตสาหกรรมเซมิคอนดักเตอร์ได้นำเวเฟอร์ขนาดใหญ่ขึ้นมาใช้เพื่อรับมือกับความต้องการชิปที่เพิ่มขึ้น เนื่องจากเวเฟอร์ขนาดใหญ่มีพื้นที่ผิวต่อเวเฟอร์มากกว่า^{[ 60 ]}เมื่อเวลาผ่านไป อุตสาหกรรมได้เปลี่ยนไปใช้เวเฟอร์ขนาด 300 มม. ซึ่งนำไปสู่การนำ FOUP มาใช้^{[ 61 ]}แต่ผลิตภัณฑ์หลายอย่างที่ไม่ล้ำสมัยยังคงผลิตในเวเฟอร์ขนาด 200 มม. เช่น ไอซีอนาล็อก ชิป RF ไอซีพลังงาน BCDMOS และอุปกรณ์MEMS ^{[ 62 ]}

กระบวนการบางอย่าง เช่น การทำความสะอาด^{[ 63 ]}การฝังไอออน^{[ 64 ] [ 65 ]}การกัด^{[ 66 ]}การอบอ่อน^{[ 67 ]}และการออกซิเดชัน^{[ 68 ]}เริ่มนำการประมวลผลเวเฟอร์เดี่ยวมาใช้แทนการประมวลผลเวเฟอร์แบบเป็นชุดเพื่อปรับปรุงความสามารถในการทำซ้ำของผลลัพธ์^{[ 69 ] [ 70 ]}แนวโน้มที่คล้ายกันนี้มีอยู่ในการผลิต MEMS ^{[ 71 ]}ในปี 1998 Applied Materials ได้แนะนำ Producer ซึ่งเป็นเครื่องมือคลัสเตอร์ที่มีห้องประมวลผลเวเฟอร์เป็นกลุ่มคู่ๆ โดยใช้ระบบสุญญากาศและสายจ่ายร่วมกัน แต่แยกออกจากกัน ซึ่งถือเป็นการปฏิวัติในขณะนั้น เนื่องจากให้ผลผลิตที่สูงกว่าเครื่องมือคลัสเตอร์อื่นๆ โดยไม่ลดทอนคุณภาพ เนื่องจากการออกแบบห้องที่แยกออกจากกัน^{[ 72 ] [ 57 ]}

อุตสาหกรรมเซมิคอนดักเตอร์เป็นธุรกิจระดับโลกในปัจจุบัน ผู้ผลิตเซมิคอนดักเตอร์ชั้นนำมักมีโรงงานอยู่ทั่วโลกSamsung Electronicsผู้ผลิตเซมิคอนดักเตอร์รายใหญ่ที่สุดของโลก มีโรงงานในเกาหลีใต้และสหรัฐอเมริกาIntelผู้ผลิตรายใหญ่เป็นอันดับสอง มีโรงงานในยุโรปและเอเชีย รวมถึงสหรัฐอเมริกาTSMC โรงงานผลิตเซมิคอนดักเตอร์แบบครบวงจรที่ใหญ่ที่สุดในโลกมีโรงงานในไต้หวัน จีน สิงคโปร์ และสหรัฐอเมริกาQualcommและBroadcomเป็นหนึ่งใน บริษัทเซมิคอนดักเตอร์ แบบไม่มี โรงงานผลิตที่ใหญ่ที่สุด โดยว่าจ้างการผลิตจากบริษัทต่างๆ เช่น TSMC ^{[ 73 ]}พวกเขายังมีโรงงานกระจายอยู่ในประเทศต่างๆ ด้วย เมื่อการใช้งานอุปกรณ์เซมิคอนดักเตอร์โดยเฉลี่ยเพิ่มขึ้น ความทนทานจึงกลายเป็นปัญหา และผู้ผลิตเริ่มออกแบบอุปกรณ์เพื่อให้มั่นใจได้ว่าจะใช้งานได้นานพอ ซึ่งขึ้นอยู่กับตลาดที่อุปกรณ์นั้นได้รับการออกแบบมา โดยเฉพาะอย่างยิ่งปัญหานี้เกิดขึ้นที่โหนด 10 นาโนเมตร^{[ 74 ] [ 75 ]}

เทคโนโลยี ซิลิคอนบนฉนวน (SOI) ถูกนำมาใช้ในโปรเซสเซอร์แบบแกนเดี่ยว แกนคู่ แกนสี่ แกนหก และแกนแปด ขนาด 130 นาโนเมตร 90 นาโนเมตร 65 นาโนเมตร 45 นาโนเมตร และ 32 นาโนเมตร ของAMD ที่ผลิตมาตั้งแต่ปี 2001 ^{[ 76 ]}ในช่วงการเปลี่ยนผ่านจากเวเฟอร์ขนาด 200 มม. เป็น 300 มม. ในปี 2001 มีการใช้เครื่องมือเชื่อมต่อจำนวนมากที่สามารถประมวลผลเวเฟอร์ทั้งขนาด 200 มม. และ 300 มม. ได้^{[ 77 ]}ในขณะนั้น มีบริษัท 18 แห่งที่สามารถผลิตชิปด้วยกระบวนการ 130 นาโนเมตรที่ทันสมัยที่สุด^{[ 78 ]}

ในปี พ.ศ. 2549 คาดว่าจะมีการนำเวเฟอร์ขนาด 450 มม. มาใช้ในปี พ.ศ. 2555 และคาดว่าจะมีการนำเวเฟอร์ขนาด 675 มม. มาใช้ในปี พ.ศ. 2564 ^{[ 79 ]}

ตั้งแต่ปี 2009 คำว่า "node" ได้กลายเป็นชื่อทางการค้าเพื่อวัตถุประสงค์ทางการตลาดที่บ่งชี้ถึงเทคโนโลยีการผลิตรุ่นใหม่ โดยไม่มีความเกี่ยวข้องกับความยาวเกต ระยะห่างของโลหะ หรือระยะห่างของเกต^{[ 80 ] [ 81 ] [ 82 ]}ตัวอย่างเช่น กระบวนการผลิต 7 นาโนเมตรของGlobalFoundriesคล้ายกับกระบวนการผลิต 10 นาโนเมตร ของ Intel ดังนั้นแนวคิดดั้งเดิมของกระบวนการผลิต node จึงไม่ชัดเจน^{[ 83 ]}นอกจากนี้ กระบวนการผลิต 10 นาโนเมตรของ TSMC และ Samsung มีความหนาแน่นของทรานซิสเตอร์มากกว่า 14 นาโนเมตรของ Intel เพียงเล็กน้อยเท่านั้น อันที่จริงแล้ว กระบวนการผลิต 10 นาโนเมตรของ TSMC และ Samsung มีความใกล้เคียงกับกระบวนการผลิต 14 นาโนเมตรของ Intel มากกว่ากระบวนการผลิต 10 นาโนเมตรของ Intel (เช่น ระยะห่างของครีบในกระบวนการผลิต 10 นาโนเมตรของ Samsung เท่ากับ 42 นาโนเมตรของกระบวนการผลิต 14 นาโนเมตรของ Intel) ^{[ 84 ] [ 85 ]} Intel ได้เปลี่ยนชื่อกระบวนการผลิต 10 นาโนเมตรของตนเพื่อวางตำแหน่งให้เป็นกระบวนการผลิต 7 นาโนเมตร^{[ 86 ]}เมื่อทรานซิสเตอร์มีขนาดเล็ลง ผลกระทบใหม่ๆ ก็เริ่มส่งผลต่อการตัดสินใจด้านการออกแบบ เช่น การเกิดความร้อนเองของทรานซิสเตอร์ และผลกระทบอื่นๆ เช่น การเคลื่อนที่ของอิเล็กตรอน ก็ปรากฏชัดเจนมากขึ้นตั้งแต่โหนด 16 นาโนเมตร^{[ 87 ] [ 88 ]}

ในปี 2011 Intelได้สาธิตทรานซิสเตอร์แบบสนามแม่เหล็กฟิน (FinFETs) ซึ่งเกตล้อมรอบช่องสัญญาณไว้สามด้าน ทำให้มีประสิทธิภาพการใช้พลังงานสูงขึ้นและมีความล่าช้าของเกตน้อยลง ส่งผลให้ประสิทธิภาพโดยรวมดีขึ้นกว่าทรานซิสเตอร์แบบระนาบที่ระดับ 22 นาโนเมตร เนื่องจากทรานซิสเตอร์แบบระนาบที่มีเพียงพื้นผิวเดียวทำหน้าที่เป็นช่องสัญญาณ เริ่มประสบปัญหาจากผลกระทบของช่องสัญญาณสั้น^{[ 89 ] [ 90 ] [ 91 ] [ 92 ] [ 93 ]}บริษัทสตาร์ทอัพชื่อ SuVolta ได้สร้างเทคโนโลยีที่เรียกว่า Deeply Depleted Channel (DDC) เพื่อแข่งขันกับทรานซิสเตอร์ FinFET โดยใช้ทรานซิสเตอร์แบบระนาบที่มีการเจือจางน้อยมากที่ระดับ 65 นาโนเมตร^{[ 94 ]}

ภายในปี 2018 มีการเสนอสถาปัตยกรรมทรานซิสเตอร์จำนวนหนึ่งเพื่อทดแทนFinFET ในที่สุด ซึ่งส่วนใหญ่มีพื้นฐานมาจากแนวคิดของGAAFET : ^{[ 95 ]}นาโนไวร์แนวนอนและแนวตั้ง ทรานซิสเตอร์นาโนชีทแนวนอน^{[ 96 ] [ 97 ]} (Samsung MBCFET, Intel Nanoribbon) FET แนวตั้ง (VFET) และทรานซิสเตอร์แนวตั้งอื่นๆ^{[ 98 ] [ 99 ]} FET เสริม (CFET) FET แบบเรียงซ้อน TFET แนวตั้ง FinFET ที่ใช้วัสดุเซมิคอนดักเตอร์ III-V (III-V FinFET) ^{[ 100 ] [ 101 ]}ทรานซิสเตอร์แบบ gate-all-around แนวนอนหลายชนิด เช่น นาโนริง ลวดหกเหลี่ยม ลวดสี่เหลี่ยม และทรานซิสเตอร์แบบ gate-all-around ลวดกลม^{[ 102 ]}และ FET ความจุลบ (NC-FET) ซึ่งใช้วัสดุที่แตกต่างกันอย่างมาก^{[ 103 ]} FD-SOI ถูกมองว่าเป็นทางเลือกต้นทุนต่ำที่มีศักยภาพแทน FinFET ^{[ 104 ]}

ณ ปี 2019 ชิปที่ผลิต ด้วยกระบวนการ 14 นาโนเมตรและ10 นาโนเมตรอยู่ในขั้นตอนการผลิตจำนวนมากโดย Intel, UMC , TSMC, Samsung, Micron , SK Hynix , Toshiba Memoryและ GlobalFoundries โดยมี ชิปที่ผลิต ด้วยกระบวนการ 7 นาโนเมตรอยู่ในขั้นตอนการผลิตจำนวนมากโดย TSMC และ Samsung แม้ว่าคำจำกัดความของโหนด 7 นาโนเมตรจะคล้ายกับกระบวนการ 10 นาโนเมตรของ Intel ก็ตามกระบวนการ 5 นาโนเมตร เริ่มผลิตโดย Samsung ในปี 2018 ^{[ 105 ]}ณ ปี 2019 โหนดที่มีความหนาแน่นของทรานซิสเตอร์  สูงสุดคือ โหนด5 นาโนเมตร N5 ของ TSMC ^{[ 106 ]}โดยมีความหนาแน่น 171.3  ล้านทรานซิสเตอร์ต่อตารางมิลลิเมตร^{[ 107 ]}ในปี 2019 Samsung และ TSMC ประกาศแผนการผลิตโหนดกระบวนการ 3 นาโนเมตร GlobalFoundries ได้ตัดสินใจหยุดการพัฒนาโหนดใหม่ที่เกิน 12 นาโนเมตรเพื่อประหยัดทรัพยากร เนื่องจากพบว่าการตั้งโรงงานผลิตใหม่เพื่อรองรับคำสั่งซื้อที่ต่ำกว่า 12 นาโนเมตรนั้นเกินกำลังทางการเงินของบริษัท^{[ 108 ]}

ตั้งแต่ปี 2020 ถึง 2023 เกิดภาวะขาดแคลนชิปทั่วโลกในช่วงที่เกิดภาวะขาดแคลนเนื่องจากการระบาดของ COVID-19 ผู้ผลิตเซมิคอนดักเตอร์หลายรายสั่งห้ามพนักงานออกจากพื้นที่บริษัท^{[ 109 ]}หลายประเทศให้เงินอุดหนุนแก่บริษัทเซมิคอนดักเตอร์เพื่อสร้างโรงงานผลิตหรือแฟบใหม่ บริษัทหลายแห่งได้รับผลกระทบจากชิปปลอม^{[ 110 ]}เซมิคอนดักเตอร์มีความสำคัญต่อเศรษฐกิจโลกและความมั่นคงของชาติในบางประเทศ^{[ 111 ] [ 112 ] [ 113 ]}สหรัฐอเมริกาได้ขอให้ TSMC ไม่ผลิตเซมิคอนดักเตอร์ให้กับหัวเว่ย ซึ่งเป็นบริษัทจีน^{[ 114 ]}มีการสำรวจทรานซิสเตอร์ CFET ซึ่งเป็นการวางซ้อนทรานซิสเตอร์ NMOS และ PMOS ไว้ด้านบน มีการประเมินสองแนวทางในการสร้างทรานซิสเตอร์เหล่านี้ ได้แก่ แนวทางแบบโมโนลิธิกซึ่งสร้างทรานซิสเตอร์ทั้งสองประเภทในกระบวนการเดียว และแนวทางแบบลำดับซึ่งสร้างทรานซิสเตอร์ทั้งสองประเภทแยกกันแล้วจึงนำมาซ้อนกัน^{[ 115 ]}

นี่คือรายการเทคนิคการประมวลผลที่ใช้หลายครั้งตลอดการสร้างอุปกรณ์อิเล็กทรอนิกส์สมัยใหม่ รายการนี้ไม่ได้หมายความถึงลำดับที่เฉพาะเจาะจง และไม่ได้หมายความว่าเทคนิคทั้งหมดจะถูกนำมาใช้ในระหว่างการผลิต เนื่องจากในทางปฏิบัติ ลำดับและเทคนิคที่นำมาใช้มักจะเฉพาะเจาะจงกับกระบวนการที่โรงหล่อเสนอ หรือเฉพาะเจาะจงกับผู้ผลิตอุปกรณ์แบบบูรณาการ (IDM) สำหรับผลิตภัณฑ์ของตนเอง และอุปกรณ์เซมิคอนดักเตอร์อาจไม่จำเป็นต้องใช้เทคนิคทั้งหมด อุปกรณ์สำหรับดำเนินการกระบวนการเหล่านี้ผลิตโดยบริษัทเพียงไม่กี่แห่งอุปกรณ์ทั้งหมดต้องได้รับการทดสอบก่อนที่โรงงานผลิตเซมิคอนดักเตอร์จะเริ่มดำเนินการ^{[ 116 ]}กระบวนการเหล่านี้ดำเนินการหลังจากออกแบบวงจรแบบบูรณาการแล้ว โรงงานผลิตเซ มิคอนดักเตอร์ทำงานตลอด 24 ชั่วโมง 7 วันต่อสัปดาห์^{[ 117 ]}และโรงงานหลายแห่งใช้น้ำปริมาณมาก โดยส่วนใหญ่ใช้สำหรับล้างชิป^{[ 118 ]}

1. การประมวลผลเวเฟอร์ (เรียกอีกอย่างว่า front end) ^{[ 119 ]}
   • การทำความสะอาดแบบเปียก
     • การทำความสะอาดด้วยตัวทำละลาย เช่นอะซิโตน ไตรคลอโรเอทิลีนหรือน้ำบริสุทธิ์พิเศษบางครั้งอาจทำพร้อมกับการหมุนแผ่นเวเฟอร์
     • สารละลายปิรันย่า
     • RCA ทำความสะอาด
     • การขัดเวเฟอร์
     • การทำความสะอาดแบบหมุน^{[ 120 ]}
     • การทำความสะอาดด้วยสเปรย์เจ็ท^{[ 120 ]}
     • ละอองลอยไครโอเจนิก^{[ 121 ]}
     • เมกะโซนิกส์^{[ 122 ]}
     • การทำความสะอาดแบบจุ่มเป็นชุด^{[ 123 ]}
   • การทำให้พื้นผิวเฉื่อย
   • โฟโตลิโทกราฟี
     • การเคลือบสารไวแสง (มักอยู่ในรูปของเหลว ทั่วทั้งแผ่นเวเฟอร์)
     • การอบสารไวแสง (การทำให้แข็งตัวในเตาอบ)
     • การกำจัดขอบลูกปัด^{[ 124 ] [ 125 ]}
     • การฉายแสง (ในเครื่องพิมพ์ภาพด้วยแสงเครื่องสแกน หรือเครื่องจัดตำแหน่งหน้ากาก )
     • การอบหลังการฉายแสง (PEB) ช่วยเพิ่มความทนทานของสารไวแสง
     • กระบวนการพัฒนา (การกำจัดส่วนต่าง ๆ ของสารเคลือบโดยการใช้น้ำยาพัฒนา ทำให้เหลือเพียงส่วนต่าง ๆ ของแผ่นเวเฟอร์ที่เปิดรับแสงสำหรับการฝังไอออน การวางชั้น การกัดเซาะ ฯลฯ)
   • การสร้างฮาร์ดมาสก์
   • การฝังไอออน (ซึ่ง เป็นการ ฝังสารเจือปนลงในแผ่นเวเฟอร์ ทำให้เกิดบริเวณที่มีค่าการนำไฟฟ้าเพิ่มขึ้นหรือลดลง)
   • การกัดกรด (การผลิตระดับไมโคร)
     • การกัดแบบแห้ง ( การกัดด้วยพลาสมา )
       • การกัดด้วยไอออนแบบรีแอคทีฟ (RIE)
         • การกัดด้วยไอออนแบบปฏิกิริยาลึก (DRIE)
         • การกัดเซาะชั้นอะตอม (ALE)
           • พลาสมา ALE ^{[ 126 ]}
           • ALE ความร้อน^{[ 126 ]}
     • การกัดกรดแบบเปียก
       • การกัดออกไซด์แบบบัฟเฟอร์
   • การตกตะกอนไอสารเคมี (CVD)
     • การตกตะกอนไอสารเคมีอินทรีย์โลหะ (MOCVD) ที่ใช้ใน LED
   • การตกตะกอนแบบชั้นอะตอม (ALD)
   • การเคลือบด้วยไอระเหยทางกายภาพ (PVD)
     • การสปัตเตอร์
     • การระเหย
   • เอพิแท็กซี^{[ 115 ] [ 127 ]}
     • การปลูกผลึกด้วยลำแสงโมเลกุล (MBE) ^{[ 128 ]}
   • การตกตะกอนด้วยลำแสงไอออน^{[ 129 ]}
   • การเผาพลาสมา (เพื่อการกำจัดโฟโตเรซิสต์อย่างสมบูรณ์/การลอกโฟโตเรซิสต์ หรือที่เรียกว่าการลอกแบบแห้ง^{[ 130 ]}ในอดีตทำด้วยตัวทำละลายเคมีที่เรียกว่าตัวลอกเรซิสต์^{[ 131 ] [ 132 ]}เพื่อให้เวเฟอร์สามารถผ่านกระบวนการโฟโตลิโทกราฟีอีกรอบได้)
   • การบำบัดด้วยความร้อน
     • การประมวลผลความร้อนอย่างรวดเร็ว (RTP), การอบอ่อนด้วยความร้อนอย่างรวดเร็ว
     • การประมวลผลด้วยความร้อนระดับมิลลิวินาที, การอบอ่อนระดับมิลลิวินาที, การประมวลผลระดับมิลลิวินาที, การอบอ่อนด้วยหลอดไฟแฟลช (FLA)
     • การอบอ่อนด้วยเลเซอร์
     • การอบอ่อนด้วยเตาเผา
     • การออกซิเดชันด้วยความร้อน
       • โลคอส
   • การยกด้วยเลเซอร์ (สำหรับการผลิตLED ^{[ 133 ]} )
   • การตกตะกอนด้วยไฟฟ้าเคมี (ECD) ดูที่ การ ชุบด้วยไฟฟ้า
   • การขัดเงาด้วยกระบวนการทางเคมีและเชิงกล (CMP)
   • การทดสอบเวเฟอร์ (ซึ่งเป็นการตรวจสอบประสิทธิภาพทางไฟฟ้าโดยใช้เครื่องมือทดสอบอัตโนมัติการคัดเลือกเวเฟอร์ และ/หรือการตัดแต่งด้วยเลเซอร์อาจดำเนินการในขั้นตอนนี้ด้วย)
2. การเตรียมแม่พิมพ์
   • การผลิต แบบ Through-silicon via (สำหรับวงจรรวมสามมิติ )
   • การติดตั้งเวเฟอร์ (เวเฟอร์ถูกติดตั้งบนกรอบโลหะโดยใช้เทปกาว )
   • การเจียร และขัดเงาแผ่นเวเฟอร์^{[ 134 ]} (ช่วยลดความหนาของแผ่นเวเฟอร์สำหรับอุปกรณ์บางๆ เช่นสมาร์ทการ์ดหรือการ์ด PCMCIAหรือการเชื่อมและการซ้อนแผ่นเวเฟอร์ ซึ่งสามารถเกิดขึ้นได้ในระหว่างการตัดแผ่นเวเฟอร์ ในกระบวนการที่เรียกว่า Dice Before Grind หรือ DBG ^{[ 135 ] [ 136 ]} )
   • การเชื่อม และการซ้อนแผ่นเวเฟอร์ (สำหรับ วงจรรวมสามมิติและMEMS )
   • การผลิต เลเยอร์กระจายสัญญาณ (สำหรับแพ็คเกจWLCSP )
   • การบัมพ์เวเฟอร์ (สำหรับ แพ็คเกจ ฟลิปชิป BGA ( ball grid array ) และ WLCSP)
   • การตัดด้วยแม่พิมพ์หรือการหั่นเป็นแผ่น บางๆ
3. บรรจุภัณฑ์ IC
   • การยึดได (ไดถูกยึดเข้ากับลีดเฟรมโดยใช้สารนำไฟฟ้าหรือฟิล์มยึดได^{[ 137 ] [ 138 ]} )
   • การเชื่อมต่อไอซี: การเชื่อมต่อด้วยลวด , การเชื่อมต่อด้วยคลื่นเสียงความร้อน , ฟลิปชิปหรือการเชื่อมต่ออัตโนมัติด้วยเทป (TAB)
   • การติดตั้ง แคปซูล ICหรือแผ่นกระจายความร้อนแบบรวม (IHS)
     • การขึ้นรูป (โดยใช้สารประกอบขึ้นรูปพลาสติกชนิดพิเศษ ซึ่งอาจมีผงแก้วเป็นสารเติมแต่งเพื่อควบคุมการขยายตัวเนื่องจากความร้อน)
     • การอบ
     • การชุบด้วยไฟฟ้า (ชุบ ดีบุก ที่ ขั้ว ทองแดงของแผงวงจรเพื่อให้บัดกรีได้ง่ายขึ้น)
     • การทำเครื่องหมายด้วยเลเซอร์หรือการพิมพ์สกรีน
     • ตัดแต่งและขึ้นรูป (แยกแผ่นตัวนำออกจากกัน และดัดขาของแผ่นตัวนำเพื่อให้สามารถติดตั้งบนแผ่นวงจรพิมพ์ได้ )
4. การทดสอบ IC

นอกจากนี้ อาจมีการดำเนินการ ขั้นตอนต่างๆ เช่น การกัดกรดแบบไรท์ (Wright etch )

เมื่อความกว้างของฟีเจอร์มีขนาดใหญ่กว่าประมาณ 10 ไมโครเมตรความบริสุทธิ์ของเซมิคอนดักเตอร์ไม่ได้เป็นปัญหาใหญ่เท่ากับในปัจจุบันในการผลิตอุปกรณ์ ในช่วงทศวรรษ 1960 คนงานสามารถทำงานกับอุปกรณ์เซมิคอนดักเตอร์ได้โดยสวมเสื้อผ้าธรรมดา^{[ 139 ]}เมื่ออุปกรณ์มีการรวมเข้าด้วยกันมากขึ้นห้องคลีนรูมก็ต้องสะอาดมากยิ่งขึ้น ปัจจุบัน โรงงานผลิตใช้ระบบอัดอากาศที่กรองแล้วเพื่อกำจัดอนุภาคขนาดเล็กที่สุด ซึ่งอาจตกลงบนเวเฟอร์และทำให้เกิดข้อบกพร่องได้ เพดานของห้องคลีนรูมเซมิคอนดักเตอร์มีชุดกรองอากาศแบบพัดลม (FFU) เป็นระยะๆ เพื่อเปลี่ยนและกรองอากาศในห้องคลีนรูมอย่างต่อเนื่อง อุปกรณ์หลักของเซมิคอนดักเตอร์อาจมี FFU ของตัวเองเพื่อทำความสะอาดอากาศใน EFEM ของอุปกรณ์ ซึ่งช่วยให้อุปกรณ์สามารถรับเวเฟอร์ใน FOUP ได้ FFU ร่วมกับพื้นยกที่มีตะแกรง ช่วยให้มั่นใจได้ว่าการไหลของอากาศเป็นแบบลามินาร์ เพื่อให้แน่ใจว่าอนุภาคจะถูกนำลงสู่พื้นทันทีและไม่ลอยอยู่ในอากาศเนื่องจากความปั่นป่วน พนักงานในโรงงานผลิตเซมิคอนดักเตอร์จำเป็นต้องสวมชุดคลีนรูมเพื่อป้องกันอุปกรณ์จากการปนเปื้อนจากมนุษย์^{[ 140 ]}เพื่อเพิ่มผลผลิต FOUP และอุปกรณ์ทุนของเซมิคอนดักเตอร์อาจมีสภาพแวดล้อมขนาดเล็กที่มีระดับฝุ่น ISO คลาส 1 และ FOUP สามารถมีสภาพแวดล้อมขนาดเล็กที่สะอาดกว่าได้^{[ 12 ] [ 9 ]} FOUPและSMIF pods แยกเวเฟอร์ออกจากอากาศในห้องคลีนรูม เพิ่มผลผลิตเนื่องจากลดจำนวนข้อบกพร่องที่เกิดจากอนุภาคฝุ่น นอกจากนี้ โรงงานผลิตยังมีจำนวนคนในห้องคลีนรูมน้อยที่สุดเท่าที่จะเป็นไปได้เพื่อให้การรักษาสภาพแวดล้อมในห้องคลีนรูมง่ายขึ้น เนื่องจากผู้คนแม้จะสวมชุดคลีนรูมก็ยังปล่อยอนุภาคจำนวนมาก โดยเฉพาะอย่างยิ่งเมื่อเดิน^{[ 141 ] [ 140 ] [ 142 ]}

โดยทั่วไปแล้วเวเฟอร์จะทำจากซิลิคอนบริสุทธิ์ มาก ที่ปลูกเป็นแท่งผลึกเดี่ยวทรงกระบอก ( boules ) ที่มีเส้นผ่านศูนย์กลางสูงสุด 300 มม. (น้อยกว่า 12 นิ้วเล็กน้อย) โดยใช้กระบวนการ Czochralskiจากนั้นแท่งผลึกเหล่านี้จะถูกหั่นเป็นเวเฟอร์ที่มีความหนาประมาณ 0.75 มม. และขัดเงาเพื่อให้ได้พื้นผิวที่เรียบและสม่ำเสมอมาก ในระหว่างกระบวนการผลิต เวเฟอร์มักจะถูกจัดกลุ่มเป็นล็อต ซึ่งแสดงด้วย FOUP, SMIF หรือตลับเวเฟอร์ ซึ่งเป็นตัวพาเวเฟอร์ FOUP และ SMIF สามารถขนส่งภายในโรงงานระหว่างเครื่องจักรและอุปกรณ์ต่างๆ ด้วยระบบยกเหนือศีรษะอัตโนมัติ (OHT) และระบบจัดการวัสดุอัตโนมัติ (AMHS) ^{[ 61 ]}นอกจาก SMIF และ FOUP แล้ว ตลับเวเฟอร์ยังสามารถวางไว้ในกล่องเวเฟอร์หรือกล่องบรรจุเวเฟอร์ได้^{[ 143 ]}

ในกระบวนการผลิตอุปกรณ์เซมิคอนดักเตอร์ ขั้นตอนการประมวลผลต่างๆ สามารถแบ่งออกเป็นสี่ประเภทหลัก ได้แก่ การตกตะกอน การกำจัด การสร้างลวดลาย และการปรับเปลี่ยนคุณสมบัติทางไฟฟ้า

• การตกตะกอน (Deposition)คือกระบวนการใดๆ ที่ทำให้วัสดุเจริญเติบโต เคลือบ หรือถ่ายโอนวัสดุไปยังแผ่นเวเฟอร์ เทคโนโลยีที่มีอยู่ ได้แก่การตกตะกอนด้วยไอระเหยทางกายภาพ (PVD), การตกตะกอนด้วยไอระเหยทางเคมี (CVD), การตกตะกอนด้วยไฟฟ้าเคมี (ECD), การปลูกผลึกด้วยลำแสงโมเลกุล (MBE) และล่าสุดคือการตกตะกอนด้วยชั้นอะตอม (ALD) เป็นต้น การตกตะกอนสามารถเข้าใจได้ว่ารวมถึง การ สร้าง ชั้น ออกไซด์โดยการออกซิเดชันด้วยความร้อนหรือโดยเฉพาะอย่างยิ่งLOCOS
• การกำจัดหมายถึงกระบวนการใดๆ ที่กำจัดวัสดุออกจากแผ่นเวเฟอร์ ตัวอย่างเช่น กระบวนการกัด (ทั้งแบบเปียกและแบบแห้ง ) และการปรับพื้นผิวด้วยกระบวนการทางเคมีและเชิงกล (CMP)
• การสร้างลวดลายคือการขึ้นรูปหรือเปลี่ยนแปลงวัสดุที่ถูกวางลง และโดยทั่วไปเรียกว่าลิโทกราฟีตัวอย่างเช่น ในลิโทกราฟีแบบดั้งเดิม เวเฟอร์จะถูกเคลือบด้วยสารเคมีที่เรียกว่าโฟโตเรซิสต์จากนั้นเครื่องจักรที่เรียกว่าเครื่องจัดแนวหรือเครื่องสเต็ปเปอร์จะโฟกัส ภาพ หน้ากากบนเวเฟอร์โดยใช้แสงความยาวคลื่นสั้น บริเวณที่ได้รับแสง (สำหรับเรซิสต์ "บวก") จะถูกล้างออกด้วยสารละลายดีเวลลอปเปอร์ จากนั้นเวเฟอร์จะผ่านกระบวนการกัดเซาะซึ่งวัสดุที่ไม่ได้รับการปกป้องโดยหน้ากากจะถูกกำจัดออก หลังจากการกำจัดหรือการประมวลผลอื่นๆ โฟโตเรซิสต์ที่เหลือจะถูกกำจัดออกโดยการลอกแบบ "แห้ง" / การเผา ด้วยพลาสมา / การเผาเรซิสต์ หรือโดยสารเคมีลอกเรซิสต์แบบ "เปียก" ^{[ 144 ]}การกัดเซาะแบบเปียกถูกใช้กันอย่างแพร่หลายในช่วงทศวรรษ 1960 และ 1970 ^{[ 145 ] [ 146 ]}แต่ถูกแทนที่ด้วยการกัดเซาะแบบแห้ง/การกัดเซาะด้วยพลาสมาตั้งแต่โหนด 10 ไมครอนถึง 3 ไมครอน^{[ 147 ] [ 148 ]}ทั้งนี้เนื่องจากการกัดแบบเปียกทำให้เกิดร่อง (การกัดใต้ชั้นมาสก์หรือชั้นรีซิสต์ที่มีลวดลาย) ^{[ 149 ] [ 150 ] [ 151 ]}การกัดแบบแห้งได้กลายเป็นเทคนิคการกัดที่แพร่หลาย^{[ 152 ]}
• การปรับเปลี่ยนคุณสมบัติทางไฟฟ้าในอดีตเกี่ยวข้องกับการเติมสารเจือปนในแหล่งกำเนิดและตัวรับของทรานซิสเตอร์และโพลีซิลิคอนการเติมสารเจือปนประกอบด้วยการนำสิ่งเจือปนเข้าไปในโครงสร้างอะตอมของวัสดุเซมิคอนดักเตอร์เพื่อปรับเปลี่ยนคุณสมบัติทางไฟฟ้า ในขั้นต้นมีการใช้การแพร่กระจายความร้อนด้วยเตาเผาที่อุณหภูมิ 900 ถึง 1200 °C โดยใช้ก๊าซที่มีสารเจือปนในการเติมสารเจือปนในเวเฟอร์[ 153 ] [ 154 ] [ 155 ] และมีการต่อต้านการปลูกถ่ายไอออน^{เนื่องจากยังคงต้องใช้เตาเผาแยกต่างหาก} [ 156 ^{]แต่การ}ปลูกถ่ายไอออนก็ได้รับความนิยมในที่สุดในช่วงทศวรรษ 1970 ^{[ 157 ]}เนื่องจากให้ผลลัพธ์ที่ทำซ้ำได้ดีกว่าในระหว่างการผลิตชิป^{[ 38 ]}อย่างไรก็ตาม การแพร่กระจายยังคงใช้ในการผลิตเซลล์แสงอาทิตย์ซิลิคอน^{[ 158 ]}การปลูกถ่ายไอออนนั้นใช้ได้จริงเนื่องจากอุปกรณ์เซมิคอนดักเตอร์มีความไวสูงต่ออะตอมแปลกปลอม เนื่องจากการปลูกถ่ายไอออนไม่ได้สะสมอะตอมจำนวนมาก^{[ 38 ]}กระบวนการโดปปิ้งด้วยการฝังไอออนจะตามด้วยการอบในเตาเผา^{[ 159 ] [ 38 ]}หรือในอุปกรณ์ขั้นสูง จะ ใช้การอบด้วยความร้อนอย่างรวดเร็ว (RTA) เพื่อกระตุ้นสารโดปปิ้ง การอบเริ่มแรกทำที่อุณหภูมิ 500 ถึง 700 °C แต่ต่อมาได้เพิ่มขึ้นเป็น 900 ถึง 1100 °C เครื่องฝังไอออนสามารถประมวลผลเวเฟอร์ได้ครั้งละหนึ่งแผ่นหรือหลายแผ่น สูงสุด 17 แผ่น โดยติดตั้งบนจานหมุน^{[ 38 ]}

ปัจจุบัน การปรับเปลี่ยนคุณสมบัติทางไฟฟ้าได้ขยายไปถึงการลดค่า คงที่ไดอิเล็กตริกของวัสดุในฉนวนที่มีค่าคงที่ไดอิเล็กตริกต่ำ (low-κ ) ผ่านการฉายรังสีอัลตราไวโอเลตในกระบวนการผลิตด้วยรังสีอัลตราไวโอเลต (UVP) การปรับเปลี่ยนมักทำได้โดยการออกซิเดชันซึ่งสามารถทำได้เพื่อสร้างรอยต่อระหว่างสารกึ่งตัวนำและฉนวน เช่น ในการออกซิเดชันเฉพาะที่ของซิลิคอน ( LOCOS ) เพื่อสร้างทรานซิสเตอร์สนามแม่เหล็กโลหะออกไซด์ชิปสมัยใหม่มีชั้นโลหะมากถึงสิบเอ็ดชั้นหรือมากกว่านั้น ซึ่งผลิตขึ้นจากขั้นตอนการประมวลผลต่อเนื่องมากกว่า 300 ขั้นตอน

สูตรในการผลิตเซมิคอนดักเตอร์คือรายการเงื่อนไขที่เวเฟอร์จะถูกประมวลผลโดยเครื่องจักรเฉพาะในขั้นตอนการประมวลผลระหว่างการผลิต^{[ 160 ]}ความแปรปรวนของกระบวนการเป็นความท้าทายในการประมวลผลเซมิคอนดักเตอร์ ซึ่งเวเฟอร์ไม่ได้รับการประมวลผลอย่างสม่ำเสมอ หรือคุณภาพหรือประสิทธิภาพของกระบวนการที่ดำเนินการบนเวเฟอร์ไม่สม่ำเสมอทั่วพื้นผิวเวเฟอร์^{[ 161 ]}

การประมวลผลเวเฟอร์แบ่งออกเป็นขั้นตอน FEOL และ BEOL การประมวลผล FEOL หมายถึงการสร้างทรานซิสเตอร์โดยตรงในซิลิคอนเวเฟอร์ดิบได้รับการออกแบบโดยการเติบโตของชั้นซิลิคอนที่บริสุทธิ์มากและแทบไม่มีข้อบกพร่องผ่านกระบวนการเอพิแท็กซี [ ^{162 ] [ 163 ] ใน} อุปกรณ์ลอจิก ขั้นสูงที่สุด ก่อน ขั้นตอนเอ พิแท็กซีซิลิคอน จะมีการใช้เทคนิคต่างๆ เพื่อปรับปรุงประสิทธิภาพของทรานซิสเตอร์ที่จะสร้างขึ้น วิธีหนึ่งเกี่ยวข้องกับการแนะนำขั้นตอนการยืด โดย การฝากซิลิคอนชนิดหนึ่ง เช่นซิลิคอน-เจอร์มาเนียม (SiGe) เมื่อฝากซิลิคอนเอพิแท็กซีแล้ว โครง ผลึก จะยืดออกเล็กน้อย ส่งผลให้ความคล่องตัวทางอิเล็กทรอนิกส์ดีขึ้น อีกวิธีหนึ่งเรียกว่า เทคโนโลยี ซิลิคอนบนฉนวนเกี่ยวข้องกับการแทรกชั้นฉนวนระหว่างเวเฟอร์ซิลิคอนดิบและชั้นบางๆ ของเอพิแท็กซีซิลิคอนที่ตามมา วิธีนี้ส่งผลให้เกิดการสร้างทรานซิสเตอร์ที่มีผลกระทบจากปรสิตลด ลง อุปกรณ์เซมิคอนดักเตอร์อาจมีห้องหลายห้องที่ใช้ในการประมวลผลเวเฟอร์ในกระบวนการต่างๆ เช่น การตกตะกอนและการกัด หลายชิ้นส่วนของอุปกรณ์จะจัดการเวเฟอร์ระหว่างห้องเหล่านี้ในสภาพแวดล้อมไนโตรเจนหรือสุญญากาศภายในเพื่อปรับปรุงการควบคุมกระบวนการ^{[ 4 ]}ในอดีตมีการใช้โต๊ะเปียกที่มีถังบรรจุสารละลายเคมีสำหรับการทำความสะอาดและการกัดเวเฟอร์^{[ 164 ]}

ที่โหนด 90 นาโนเมตร ช่องทรานซิสเตอร์ที่สร้างขึ้นด้วยวิศวกรรมความเครียดได้รับการแนะนำเพื่อปรับปรุงกระแสขับในทรานซิสเตอร์ PMOS โดยการแนะนำบริเวณที่มีซิลิคอน-เจอร์มาเนียมในทรานซิสเตอร์ เช่นเดียวกันนี้ได้ทำในทรานซิสเตอร์ NMOS ที่โหนด 20 นาโนเมตร^{[ 127 ]}

ในปี 2550 Intel ได้แนะนำทรานซิสเตอร์ HKMG (high-k/metal gate) ที่โหนด 45 นาโนเมตร ซึ่งแทนที่ เกตโพลี ซิลิคอนซึ่งต่อมาได้แทนที่เทคโนโลยีเกตโลหะ (เกตอะลูมิเนียม) ^{[ 165 ]}ในช่วงทศวรรษ 1970 ^{[ 166 ]}ไดอิเล็กทริก high-k เช่น แฮฟเนียมออกไซด์ (HfO ₂ ) ได้เข้ามาแทนที่ซิลิคอนออกซิไนไตรด์ (SiON) เพื่อป้องกันกระแสรั่วไหลจำนวนมากในทรานซิสเตอร์ ในขณะที่ยังคงอนุญาตให้มีการปรับขนาดหรือย่อขนาดของทรานซิสเตอร์ต่อไปได้ อย่างไรก็ตาม HfO ₂ไม่เข้ากันกับเกตโพลีซิลิคอน จำเป็นต้องใช้เกตโลหะ มีสองแนวทางที่ใช้ในการผลิต ได้แก่ แบบเกตก่อนและแบบเกตหลัง Gate-first ประกอบด้วยการวางไดอิเล็กทริกที่มีค่า k สูง จากนั้นจึงวางโลหะเกต เช่น แทนทาลัมไนไตรด์ ซึ่งฟังก์ชันการทำงานขึ้นอยู่กับว่าทรานซิสเตอร์เป็น NMOS หรือ PMOS การวางโพลีซิลิคอน การสร้างลวดลายเส้นเกต การฝังไอออนที่แหล่งกำเนิดและระบาย การอบสารโดพ็อง และการสร้างซิลิไซด์ของโพลีซิลิคอนและแหล่งกำเนิดและระบาย^{[ 167 ] [ 168 ]}เทคโนโลยีนี้ถูกนำมาใช้ครั้งแรกในหน่วยความจำ DRAM ในปี 2558 ^{[ 169 ]}

กระบวนการ Gate-last ประกอบด้วยการวาง ไดอิเล็ก ทริก High-κ ก่อน สร้างเกตจำลอง ผลิตแหล่งกำเนิดและระบายโดยการตกตะกอนไอออนและการอบสารโดปปิ้ง วาง "ไดอิเล็กทริกระหว่างระดับ (ILD)" จากนั้นขัดเงา และกำจัดเกตจำลองออกเพื่อแทนที่ด้วยโลหะที่มีฟังก์ชันงานขึ้นอยู่กับว่าทรานซิสเตอร์เป็น NMOS หรือ PMOS จึงสร้างเกตโลหะขึ้น กระบวนการที่สามคือ full silicidation (FUSI) ^{[ 170 ]}ไม่ได้ดำเนินการต่อเนื่องจากปัญหาในการผลิต^{[ 171 ]}กระบวนการ Gate-first กลายเป็นกระบวนการที่โดดเด่นในโหนด 22nm/20nm ^{[ 172 ] [ 173 ]} HKMG ได้รับการขยายจากทรานซิสเตอร์แบบระนาบเพื่อใช้ในทรานซิสเตอร์ FinFET และนาโนชีท^{[ 174 ]}นอกจากนี้ยังสามารถใช้แฮฟเนียมซิลิคอนออกซิไนไตรด์แทนแฮฟเนียมออกไซด์ได้^{[ 175 ] [ 176 ] [ 4 ] [ 177 ] [ 178 ]}

นับตั้งแต่โหนด 16 นาโนเมตร/14 นาโนเมตร การกัดเซาะชั้นอะตอม (ALE) ได้ถูกนำมาใช้มากขึ้นสำหรับการกัดเซาะ เนื่องจากให้ความแม่นยำสูงกว่าวิธีการกัดเซาะอื่นๆ ในการผลิต มักใช้ ALE แบบพลาสมา ซึ่งจะกำจัดวัสดุในทิศทางเดียว ทำให้เกิดโครงสร้างที่มีผนังแนวตั้ง ALE แบบความร้อนยังสามารถใช้ในการกำจัดวัสดุแบบไอโซโทรปิก ในทุกทิศทางพร้อมกัน แต่ไม่มีความสามารถในการสร้างผนังแนวตั้ง ALE แบบพลาสมาถูกนำมาใช้ครั้งแรกสำหรับการกัดเซาะหน้าสัมผัสในทรานซิสเตอร์ และตั้งแต่โหนด 7 นาโนเมตร ก็ยังใช้ในการสร้างโครงสร้างทรานซิสเตอร์โดยการกัดเซาะด้วย^{[ 126 ]}

ขั้นตอน การออกแบบพื้นผิวขั้นต้นจะตามมาด้วยการเติบโตของฉนวนกั้นประตู (โดยทั่วไปคือซิลิคอนไดออกไซด์ ) การสร้างลวดลายของประตู การสร้างลวดลายของบริเวณแหล่งกำเนิดและระบาย และการฝังหรือการแพร่กระจายของสารเจือปนในภายหลังเพื่อให้ได้คุณสมบัติทางไฟฟ้าที่ต้องการ ใน อุปกรณ์ หน่วยความจำแบบไดนามิกแรม (DRAM) ตัว เก็บประจุสำหรับจัดเก็บข้อมูล ก็ถูกสร้างขึ้นในขั้นตอนนี้เช่นกัน โดยทั่วไปจะวางซ้อนอยู่เหนือทรานซิสเตอร์เข้าถึง (บริษัทผู้ผลิต DRAM ที่ปัจจุบันเลิกกิจการไปแล้วอย่างQimondaได้นำตัวเก็บประจุเหล่านี้มาใช้โดยการสลักร่องลึกลงไปในพื้นผิวซิลิคอน)

เมื่อ สร้างอุปกรณ์เซมิคอนดักเตอร์ต่างๆ แล้วจะต้องนำมาเชื่อมต่อกันเพื่อสร้างวงจรไฟฟ้าที่ต้องการ กระบวนการนี้เกิดขึ้นในขั้นตอนการประมวลผลแผ่นเวเฟอร์หลายขั้นตอน ซึ่งเรียกรวมกันว่า BEOL (อย่าสับสนกับback end of chip fabrication ซึ่งหมายถึงขั้นตอนการบรรจุและการทดสอบ) กระบวนการ BEOL เกี่ยวข้องกับการสร้างสายเชื่อมต่อโลหะที่แยกออกจากกันด้วยชั้นไดอิเล็กทริก วัสดุฉนวนที่ใช้กันมาแต่เดิมคือ SiO2 _หรือแก้วซิลิเกตแต่ ปัจจุบันมีการใช้วัสดุ ที่มีค่าคงที่ไดอิเล็กทริกต่ำ ชนิดใหม่ หรือที่เรียกว่าไดอิเล็กทริก low-κ (เช่น ซิลิคอนออกซีคาร์ไบด์) ซึ่งโดยทั่วไปจะมีค่าคงที่ไดอิเล็กทริกประมาณ 2.7 (เมื่อเทียบกับ 3.82 สำหรับ SiO2 ₎แม้ว่าจะมีวัสดุที่มีค่าคงที่ต่ำถึง 2.2 ให้เลือกใช้สำหรับผู้ผลิตชิปแล้วก็ตาม

BEoL ถูกนำมาใช้ตั้งแต่ปี 1995 ที่โหนด 350 นาโนเมตรและ 250 นาโนเมตร (โหนด 0.35 และ 0.25 ไมครอน) ในเวลาเดียวกัน การขัดเงาเชิงกลเคมีก็เริ่มถูกนำมาใช้ ในขณะนั้น ชั้นโลหะ 2 ชั้นสำหรับการเชื่อมต่อ หรือที่เรียกว่าการเคลือบโลหะ^{[ 179 ]}ถือเป็นเทคโนโลยีล้ำสมัย^{[ 180 ]}

ตั้งแต่โหนด 22 นาโนเมตร ผู้ผลิตบางรายได้เพิ่มกระบวนการใหม่ที่เรียกว่า middle-of-line (MOL) ซึ่งเชื่อมต่อทรานซิสเตอร์เข้ากับส่วนที่เหลือของการเชื่อมต่อที่ทำในกระบวนการ BEoL โดยทั่วไป MOL มักใช้ทังสเตนเป็นพื้นฐานและมีชั้นบนและชั้นล่าง: ชั้นล่างเชื่อมต่อจุดเชื่อมต่อของทรานซิสเตอร์ และชั้นบนซึ่งเป็นปลั๊กทังสเตนจะเชื่อมต่อทรานซิสเตอร์เข้ากับการเชื่อมต่อ อินเทลที่โหนด 10 นาโนเมตรได้แนะนำ contact-over-active-gate (COAG) ซึ่งแทนที่จะวางคอนแทคสำหรับเชื่อมต่อทรานซิสเตอร์ไว้ใกล้กับเกตของทรานซิสเตอร์ จะวางไว้เหนือเกตของทรานซิสเตอร์โดยตรงเพื่อปรับปรุงความหนาแน่นของทรานซิสเตอร์^{[ 181 ]}

ใน อดีต ลวดโลหะประกอบด้วยอะลูมิเนียมในวิธีการเดินสายแบบนี้ (มักเรียกว่าอะลูมิเนียมแบบลบ ) จะทำการวางฟิล์มอะลูมิเนียมเป็นแผ่นก่อน จากนั้นจึงขึ้นรูปและกัดออก ทำให้เหลือลวดที่แยกออกจากกัน จากนั้นจึงวางวัสดุไดอิเล็กทริกทับลวดที่เปิดออก ชั้นโลหะต่างๆ จะเชื่อมต่อกันโดยการกัดรู (เรียกว่า " vias")ในวัสดุฉนวน แล้วจึงวางทังสเตนลงในรูเหล่านั้นด้วย เทคนิค CVDโดยใช้ทังสเตนเฮกซาฟลูออไรด์ วิธีนี้ยังคงสามารถใช้ได้ (และมักใช้) ในการผลิตชิปหน่วยความจำหลายชนิด เช่นหน่วยความจำเข้าถึงแบบสุ่มไดนามิก (DRAM) เนื่องจากจำนวนระดับการเชื่อมต่อสามารถน้อย (ไม่เกินสี่ระดับ) บางครั้งอะลูมิเนียมจะถูกผสมกับทองแดงเพื่อป้องกันการตกผลึกใหม่ ทองคำยังถูกใช้ในการเชื่อมต่อในชิปรุ่นแรกๆ อีกด้วย^{[ 182 ]}

เมื่อไม่นานมานี้ เนื่องจากจำนวนระดับการเชื่อมต่อสำหรับตรรกะเพิ่มขึ้นอย่างมากเนื่องจากจำนวนทรานซิสเตอร์จำนวนมากที่เชื่อมต่อกันในไมโครโปรเซสเซอร์ สมัยใหม่ ความล่าช้าของเวลาในการเดินสายจึงมีความสำคัญมากจนกระตุ้นให้เกิดการเปลี่ยนแปลงวัสดุในการเดินสาย (จากอะลูมิเนียมเป็นชั้นเชื่อมต่อทองแดง ) ^{[ 183 ]}ควบคู่ไปกับการเปลี่ยนแปลงวัสดุไดอิเล็กทริกในการเชื่อมต่อ (จากซิลิคอนไดออกไซด์เป็น ฉนวน low-κ รุ่นใหม่กว่า ) ^{[ 184 ] [ 185 ]}การปรับปรุงประสิทธิภาพนี้ยังมาพร้อมกับต้นทุนที่ลดลงผ่าน กระบวนการ ดามัสซีนซึ่งช่วยลดขั้นตอนการประมวลผล เมื่อจำนวนระดับการเชื่อมต่อเพิ่มขึ้น จำเป็นต้องมีการปรับระนาบของชั้นก่อนหน้าเพื่อให้แน่ใจว่าพื้นผิวเรียบก่อนการพิมพ์หินในขั้นตอนต่อไป หากไม่มีขั้นตอนนี้ ระดับต่างๆ จะคดงอมากขึ้นเรื่อยๆ ขยายออกไปนอกความลึกของโฟกัสของการพิมพ์หินที่มีอยู่ และทำให้รบกวนความสามารถในการสร้างลวดลาย CMP ( การปรับระนาบด้วยกระบวนการทางเคมีเชิงกล ) เป็นวิธีการประมวลผลหลักเพื่อให้ได้การปรับระนาบดังกล่าว แม้ว่า บางครั้งยังคงใช้ การกัด แห้ง เมื่อจำนวนระดับการเชื่อมต่อไม่เกินสามระดับ การเชื่อมต่อด้วยทองแดงใช้ชั้นกั้นที่เป็นตัวนำไฟฟ้าเพื่อป้องกันไม่ให้ทองแดงแพร่กระจายเข้าไปใน ("เป็นพิษ") สิ่งแวดล้อมโดยรอบ ซึ่งมักทำจากแทนทาลัมไนไตรด์^{[ 186 ] [ 181 ]}ในปี 1997 IBM เป็นบริษัทแรกที่นำการเชื่อมต่อด้วยทองแดงมาใช้^{[ 187 ]}

ในปี 2557 Applied Materials เสนอให้ใช้โคบอลต์ในการเชื่อมต่อที่โหนด 22 นาโนเมตร โดยใช้โคบอลต์ห่อหุ้มการเชื่อมต่อทองแดงเพื่อป้องกันการเคลื่อนย้ายอิเล็กตรอน แทนที่แทนทาลัมไนไตรด์ เนื่องจากจำเป็นต้องมีความหนามากกว่าโคบอลต์ในการใช้งานนี้^{[ 181 ] [ 188 ]}

ลักษณะการประมวลผลเวเฟอร์ที่มีลำดับสูงทำให้ความต้องการการวัดระหว่างขั้นตอนการประมวลผลต่างๆ เพิ่มขึ้น ตัวอย่างเช่น การวัดฟิล์มบางโดยใช้เอลลิปโซเมตรีหรือรีเฟล็กโตเมตรีใช้เพื่อควบคุมความหนาของเกตออกไซด์อย่างเข้มงวด รวมถึงความหนาดัชนีหักเห และสัมประสิทธิ์การดูดกลืนแสงของโฟโตเรซิสต์และสารเคลือบอื่นๆ^{[ 189 ]}อุปกรณ์/เครื่องมือวัดเวเฟอร์ หรือเครื่องมือตรวจสอบเวเฟอร์ใช้เพื่อตรวจสอบว่าเวเฟอร์ไม่ได้รับความเสียหายจากขั้นตอนการประมวลผลก่อนหน้านี้จนกว่าจะถึงการทดสอบ หาก มี ชิ้นส่วน จำนวนมาก บนเวเฟอร์หนึ่งชิ้นเสียหาย เวเฟอร์ทั้งหมดจะถูกทิ้งเพื่อหลีกเลี่ยงค่าใช้จ่ายในการประมวลผลเพิ่มเติมการวัดเสมือนจริงถูกนำมาใช้เพื่อทำนายคุณสมบัติของเวเฟอร์โดยใช้วิธีทางสถิติโดยไม่ต้องทำการวัดทางกายภาพด้วยตนเอง^{[ 2 ]}

เมื่อกระบวนการด้านหน้าเสร็จสมบูรณ์แล้ว อุปกรณ์เซมิคอนดักเตอร์หรือชิปจะถูกนำไปทดสอบทางไฟฟ้าหลายอย่างเพื่อตรวจสอบว่าทำงานได้อย่างถูกต้องหรือไม่ เปอร์เซ็นต์ของอุปกรณ์บนเวเฟอร์ที่พบว่าทำงานได้อย่างถูกต้องเรียกว่าผลผลิต โดยทั่วไปแล้ว ผู้ผลิตมักจะปกปิดผลผลิตของตน^{[ 190 ]}แต่อาจต่ำถึง 30% ซึ่งหมายความว่ามีเพียง 30% ของชิปบนเวเฟอร์เท่านั้นที่ทำงานได้ตามที่ตั้งใจไว้ความแปรปรวนของกระบวนการเป็นหนึ่งในหลายสาเหตุที่ทำให้ผลผลิตต่ำ การทดสอบดำเนินการเพื่อป้องกันไม่ให้ชิปที่ชำรุดถูกนำไปประกอบเป็นแพ็คเกจที่มีราคาค่อนข้างสูง

ผลผลิตมักจะสัมพันธ์กับขนาดของอุปกรณ์ (ไดหรือชิป) แต่ไม่จำเป็นเสมอไป ตัวอย่างเช่น ในเดือนธันวาคม 2019 TSMC ประกาศผลผลิตเฉลี่ยประมาณ 80% โดยมีผลผลิตสูงสุดต่อเวเฟอร์มากกว่า 90% สำหรับชิปทดสอบ5 นาโนเมตร ที่มีขนาด ได 17.92 มม. ^²ผลผลิตลดลงเหลือ 32% เมื่อขนาดไดเพิ่มขึ้นเป็น 100 มม. ² ^{[ 191 ] จำนวน}ข้อบกพร่องร้ายแรงบนเวเฟอร์ โดยไม่คำนึงถึงขนาดได สามารถสังเกตได้จากความหนาแน่นของข้อบกพร่อง (หรือ D₀ ₎ของเวเฟอร์ต่อหน่วยพื้นที่ โดยปกติคือ ^cm²

โรงงานผลิตชิปจะทดสอบชิปบนแผ่นเวเฟอร์ด้วยเครื่องทดสอบอิเล็กทรอนิกส์ที่ใช้หัววัดขนาดเล็กกดลงบนชิป เครื่องจะทำเครื่องหมายชิปที่เสียแต่ละตัวด้วยหยดสี ปัจจุบัน การทำเครื่องหมายด้วยสีอิเล็กทรอนิกส์นั้นเป็นไปได้ก็ต่อเมื่อข้อมูลการทดสอบเวเฟอร์ (ผลลัพธ์) ถูกบันทึกไว้ในฐานข้อมูลคอมพิวเตอร์ส่วนกลาง และชิปจะถูก "คัดแยก" (เช่น จัดเรียงลงในกลุ่มเสมือน) ตามขีดจำกัดการทดสอบที่กำหนดไว้ล่วงหน้า เช่น ความถี่/ความเร็วสัญญาณนาฬิกาในการทำงานสูงสุด จำนวนคอร์ที่ทำงานได้ (ทำงานได้อย่างสมบูรณ์) ต่อชิป เป็นต้น ข้อมูลการคัดแยกที่ได้สามารถนำมาแสดงเป็นกราฟหรือบันทึกไว้ในแผนที่เวเฟอร์เพื่อติดตามข้อบกพร่องในการผลิตและทำเครื่องหมายชิปที่เสีย แผนที่นี้ยังสามารถใช้ในระหว่างการประกอบและบรรจุภัณฑ์เวเฟอร์ได้อีกด้วย การคัดแยกช่วยให้ชิปที่อาจถูกปฏิเสธสามารถนำกลับมาใช้ใหม่ในผลิตภัณฑ์ระดับล่างได้ เช่นเดียวกับ GPU และ CPU ซึ่งจะช่วยเพิ่มผลผลิตของอุปกรณ์ โดยเฉพาะอย่างยิ่งเนื่องจากมีชิปเพียงไม่กี่ตัวเท่านั้นที่ทำงานได้อย่างสมบูรณ์ (เช่น มีคอร์ทั้งหมดทำงานได้อย่างถูกต้อง) eFUSEอาจถูกใช้เพื่อตัดการเชื่อมต่อส่วนต่างๆ ของชิป เช่น แกนประมวลผล ไม่ว่าจะเป็นเพราะส่วนเหล่านั้นทำงานไม่ตรงตามที่คาดหวังระหว่างการคัดแยก หรือเป็นส่วนหนึ่งของการแบ่งกลุ่มตลาด (โดยใช้ชิปเดียวกันสำหรับระดับล่าง กลาง และสูง) ชิปอาจมีชิ้นส่วนสำรองเพื่อให้ชิปสามารถผ่านการทดสอบได้อย่างสมบูรณ์แม้ว่าจะมีชิ้นส่วนที่ไม่ทำงานอยู่หลายส่วนก็ตาม

ชิปจะถูกทดสอบอีกครั้งหลังจากบรรจุภัณฑ์ เนื่องจากสายเชื่อมต่ออาจขาดหาย หรือประสิทธิภาพการทำงานแบบอนาล็อกอาจเปลี่ยนแปลงไปเนื่องจากบรรจุภัณฑ์ ขั้นตอนนี้เรียกว่า "การทดสอบขั้นสุดท้าย" นอกจากนี้ อาจมีการตรวจสอบชิปโดยใช้รังสีเอ็กซ์ด้วย

โดยปกติแล้ว โรงงานผลิตชิปจะคิดค่าบริการตามเวลาทดสอบ โดยมีราคาประมาณไม่กี่เซ็นต์ต่อวินาที เวลาในการทดสอบจะแตกต่างกันไปตั้งแต่ไม่กี่มิลลิวินาทีจนถึงสองสามวินาที และซอฟต์แวร์ทดสอบได้รับการปรับให้เหมาะสมเพื่อลดเวลาในการทดสอบ นอกจากนี้ยังสามารถทดสอบชิปหลายตัวพร้อมกัน (หลายไซต์) ได้ เนื่องจากผู้ทดสอบหลายรายมีทรัพยากรเพียงพอที่จะทำการทดสอบส่วนใหญ่หรือทั้งหมดพร้อมกันและกับชิปหลายตัวในเวลาเดียวกัน

ชิปมักถูกออกแบบให้มี "คุณสมบัติสำหรับการทดสอบ" เช่นวงจรการสแกนหรือ " การทดสอบตัวเองในตัว " เพื่อเพิ่มความเร็วในการทดสอบและลดต้นทุนการทดสอบ ในการออกแบบบางอย่างที่ใช้กระบวนการผลิตแบบอนาล็อกเฉพาะทาง แผ่นเวเฟอร์จะถูกตัดแต่งด้วยเลเซอร์ระหว่างการทดสอบ เพื่อให้ได้ค่าความต้านทานที่กระจายตัวอย่างแน่นหนาตามที่ระบุไว้ในการออกแบบ

การออกแบบที่ดีจะพยายามทดสอบและจัดการสภาวะ สุดขั้ว (พฤติกรรมสุดขั้วของซิลิคอนที่เกิดจากอุณหภูมิการทำงาน สูง ร่วมกับขั้นตอนการผลิตในโรงงานที่รุนแรง) โดยใช้หลักสถิติ การออกแบบส่วนใหญ่สามารถรับมือกับสภาวะสุดขั้วได้อย่างน้อย 64 สภาวะ

ผลผลิตของอุปกรณ์หรือผลผลิตของชิ้นส่วน (Die yield) คือจำนวนชิปหรือชิ้นส่วนที่ใช้งานได้บนแผ่นเวเฟอร์ โดยแสดงเป็นเปอร์เซ็นต์ เนื่องจากจำนวนชิปบนแผ่นเวเฟอร์ (Die per wafer, DPW) อาจแตกต่างกันไปขึ้นอยู่กับขนาดของชิปและเส้นผ่านศูนย์กลางของแผ่นเวเฟอร์ การลดลงของผลผลิต (Yield degradation) คือการลดลงของผลผลิต ซึ่งในอดีตส่วนใหญ่เกิดจากฝุ่นละออง อย่างไรก็ตาม ตั้งแต่ปี 1990 เป็นต้นมา การลดลงของผลผลิตส่วนใหญ่เกิดจากความแปรปรวนของกระบวนการผลิต กระบวนการผลิตเอง และเครื่องมือที่ใช้ในการผลิตชิป แม้ว่าฝุ่นละอองยังคงเป็นปัญหาในโรงงานผลิตชิปเก่าๆ หลายแห่ง ฝุ่นละอองมีผลกระทบต่อผลผลิตเพิ่มมากขึ้นเมื่อขนาดของชิ้นส่วนเล็กลงด้วยกระบวนการผลิตใหม่ๆ ระบบอัตโนมัติและการใช้สภาพแวดล้อมขนาดเล็กภายในอุปกรณ์การผลิต เช่น FOUP และ SMIF ช่วยลดข้อบกพร่องที่เกิดจากฝุ่นละอองได้ ผลผลิตของอุปกรณ์ต้องอยู่ในระดับสูงเพื่อลดราคาขายของชิปที่ใช้งานได้ เนื่องจากชิปที่ใช้งานได้ต้องชดเชยค่าใช้จ่ายของชิปที่ล้มเหลว และเพื่อลดต้นทุนในการประมวลผลแผ่นเวเฟอร์ ผลผลิตยังอาจได้รับผลกระทบจากการออกแบบและการดำเนินงานของโรงงานผลิตชิปด้วย

การควบคุมสารปนเปื้อนและกระบวนการผลิตอย่างเข้มงวดเป็นสิ่งจำเป็นเพื่อเพิ่มผลผลิต สารปนเปื้อนอาจเป็นสารเคมีหรือฝุ่นละออง "ข้อบกพร่องร้ายแรง" คือข้อบกพร่องที่เกิดจากฝุ่นละอองซึ่งทำให้ชิ้นส่วนอุปกรณ์ (เช่น ทรานซิสเตอร์) เสียหายโดยสิ้นเชิง นอกจากนี้ยังมีข้อบกพร่องที่ไม่เป็นอันตราย อนุภาคต้องมีขนาด 1/5 ของขนาดชิ้นส่วนจึงจะทำให้เกิดข้อบกพร่องร้ายแรง ดังนั้นหากชิ้นส่วนมีขนาด 100 นาโนเมตร อนุภาคจะต้องมีขนาดเพียง 20 นาโนเมตรก็เพียงพอที่จะทำให้เกิดข้อบกพร่องร้ายแรงได้ ไฟฟ้าสถิตก็อาจส่งผลเสียต่อผลผลิตได้เช่นกัน สารปนเปื้อนหรือสิ่งเจือปนทางเคมี ได้แก่ โลหะหนัก เช่น เหล็ก ทองแดง นิกเกล สังกะสี โครเมียม ทองคำ ปรอท และเงิน โลหะอัลคาไล เช่น โซเดียม โพแทสเซียม และลิเธียม และธาตุต่างๆ เช่น อะลูมิเนียม แมกนีเซียม แคลเซียม คลอรีน กำมะถัน คาร์บอน และฟลูออรีน สิ่งสำคัญคือธาตุเหล่านี้ต้องไม่สัมผัสกับซิลิคอน เนื่องจากอาจลดผลผลิตได้ อาจใช้สารเคมีผสมเพื่อกำจัดธาตุเหล่านี้ออกจากซิลิคอน ส่วนผสมที่แตกต่างกันจะมีประสิทธิภาพในการต่อต้านธาตุที่แตกต่างกัน

มีการใช้แบบจำลองหลายแบบเพื่อประมาณผลผลิต ได้แก่ แบบจำลองของ Murphy แบบจำลองของ Poisson แบบจำลองทวินาม แบบจำลองของ Moore และแบบจำลองของ Seeds ไม่มีแบบจำลองใดที่เป็นสากล ต้องเลือกแบบจำลองตามการกระจายผลผลิตจริง (ตำแหน่งของชิปที่ชำรุด) ตัวอย่างเช่น แบบจำลองของ Murphy สมมติว่าการสูญเสียผลผลิตเกิดขึ้นที่ขอบของเวเฟอร์มากกว่า (ชิปที่ใช้งานไม่ได้จะกระจุกตัวอยู่ที่ขอบของเวเฟอร์) แบบจำลองของ Poisson สมมติว่าชิ้นส่วนที่ชำรุดกระจายตัวค่อนข้างสม่ำเสมอทั่วทั้งเวเฟอร์ และแบบจำลองของ Seeds สมมติว่าชิ้นส่วนที่ชำรุดจะรวมกลุ่มกัน^{[ 192 ]}

ไดขนาดเล็กมีต้นทุนการผลิตต่ำกว่า (เนื่องจากสามารถวางบนเวเฟอร์ได้มากขึ้น และเวเฟอร์จะถูกประมวลผลและคิดราคาโดยรวม) และสามารถช่วยให้ผลผลิตสูงขึ้นได้ เนื่องจากไดขนาดเล็กมีโอกาสเกิดข้อบกพร่องน้อยกว่า เนื่องจากมีพื้นที่ผิวบนเวเฟอร์น้อยกว่า อย่างไรก็ตาม ไดขนาดเล็กต้องการคุณสมบัติที่เล็กกว่าเพื่อให้ได้ฟังก์ชันเดียวกันกับไดขนาดใหญ่หรือเหนือกว่า และคุณสมบัติที่เล็กกว่าต้องการความแปรปรวนของกระบวนการที่ลดลงและความบริสุทธิ์ที่เพิ่มขึ้น (ลดการปนเปื้อน) เพื่อรักษาผลผลิตให้สูง เครื่องมือวัดจะใช้ในการตรวจสอบเวเฟอร์ระหว่างกระบวนการผลิตและคาดการณ์ผลผลิต ดังนั้นเวเฟอร์ที่คาดว่าจะมีข้อบกพร่องมากเกินไปอาจถูกทิ้งเพื่อประหยัดต้นทุนการประมวลผล^{[ 190 ]}

เมื่อผ่านการทดสอบแล้ว โดยทั่วไปแผ่นเวเฟอร์จะถูกลดความหนาลงในกระบวนการที่เรียกว่า "backlap" ^{[ 119 ] : 6} "backfinish", "wafer backgrind" หรือ "wafer thinning" ^{[ 193 ]}ก่อนที่แผ่นเวเฟอร์จะถูกกรีดและแยกออกเป็นชิ้นส่วนแต่ละชิ้น ซึ่งเป็นกระบวนการที่เรียกว่าwafer dicingเฉพาะชิปที่ดีที่ไม่มีเครื่องหมายเท่านั้นที่จะถูกบรรจุ

หลังจากทดสอบการทำงานและคัดแยกชิ้นส่วนอิเล็กทรอนิกส์แล้ว ก็จะทำการบรรจุลงบรรจุภัณฑ์ การบรรจุด้วยพลาสติกหรือเซรามิกนั้นเกี่ยวข้องกับการประกอบชิ้นส่วนอิเล็กทรอนิกส์ การเชื่อมต่อแผ่นเชื่อมต่อ (bond pads) กับขาบนบรรจุภัณฑ์ และการปิดผนึกชิ้นส่วนอิเล็กทรอนิกส์ โดยใช้ ลวดเชื่อมต่อขนาดเล็ก ในสมัยก่อน (ทศวรรษ 1970) การเชื่อมต่อลวดทำด้วยมือ แต่ปัจจุบันใช้เครื่องจักรเฉพาะทางในการทำงานนี้ โดยทั่วไปแล้ว ลวดเหล่านี้ทำจากทองคำ ทำให้เกิดโครงตะกั่ว (lead frame) ที่ทำจากทองแดงชุบตะกั่ว เนื่องจาก ตะกั่วเป็นพิษ ดังนั้นRoHS จึงกำหนดให้ใช้ "โครงตะกั่ว" ที่ปราศจากตะกั่ว โดยทั่วไปแล้ว แผ่นเชื่อมต่อจะอยู่บนขอบของชิ้นส่วนอิเล็กทรอนิกส์ อย่างไรก็ตาม การบรรจุ แบบฟลิปชิป (Flip-chip packaging) สามารถใช้ในการวางแผ่นเชื่อมต่อทั่วทั้งพื้นผิวของชิ้นส่วนอิเล็กทรอนิกส์ได้

ชิปสเกลแพ็คเกจ (CSP) เป็นเทคโนโลยีการบรรจุภัณฑ์อีกแบบหนึ่ง แพ็คเกจพลาสติกแบบดูอัลอินไลน์ (Dual In-Line Package)เช่นเดียวกับแพ็คเกจส่วนใหญ่ มีขนาดใหญ่กว่าตัวชิปจริงที่ซ่อนอยู่ภายในหลายเท่า ในขณะที่ชิป CSP มีขนาดเกือบเท่ากับตัวชิปจริง สามารถสร้าง CSP สำหรับแต่ละชิปได้ก่อนที่จะทำการตัดเวเฟอร์

ชิปที่บรรจุแล้วจะถูกทดสอบซ้ำอีกครั้งเพื่อให้แน่ใจว่าไม่ได้รับความเสียหายระหว่างการบรรจุ และการเชื่อมต่อระหว่างไดกับพินนั้นดำเนินการอย่างถูกต้อง จากนั้นเลเซอร์จะสลักชื่อและหมายเลขของชิปลงบนบรรจุภัณฑ์ ขั้นตอนที่เกี่ยวข้องกับการทดสอบและการบรรจุได ตามด้วยการทดสอบขั้นสุดท้ายของชิปที่บรรจุเสร็จแล้ว เรียกว่าส่วนหลัง^{[ 119 ]}หลังการผลิต^{[ 194 ]} ATMP (การประกอบ การทดสอบ การทำเครื่องหมาย และการบรรจุ) ^{[ 195 ]}หรือ ATP (การประกอบ การทดสอบ และการบรรจุ) ของการผลิตเซมิคอนดักเตอร์ และอาจดำเนินการโดยบริษัท OSAT (การประกอบและการทดสอบแบบเอาท์ซอร์ส) ซึ่งแยกต่างหากจากโรงหล่อเซมิคอนดักเตอร์ โรงหล่อคือบริษัทหรือโรงงานที่ดำเนินการกระบวนการผลิต เช่น โฟโตลิโทกราฟีและการกัด ซึ่งเป็นส่วนหนึ่งของส่วนหน้าของการผลิตเซมิคอนดักเตอร์^{[ 196 ]}

มีการใช้วัสดุที่เป็นพิษหลายชนิดในกระบวนการผลิต^{[ 197 ]}ซึ่งรวมถึง:

• สารเจือปนที่เป็นพิษเช่นสารหนูพลวงและฟอสฟอรัส
• สารประกอบที่เป็นพิษ เช่นอาร์ซีนและฟอสฟีนที่มีสารหนูและฟอสฟอรัสตามลำดับ ใช้ในการโดปด้วยการฝังไอออนทังสเตนเฮกซาฟลูออไรด์ใช้ในการตกตะกอน CVD ของทังสเตนในการเชื่อมต่อทรานซิสเตอร์ไซเลนที่ใช้สำหรับการตกตะกอนโพลีซิลิคอน^{[ 198 ]}ไตรคลอโรไซเลนที่ใช้ในการสร้างโพลีซิลิคอนที่มีความบริสุทธิ์สูง ซึ่งใช้สำหรับเซลล์แสงอาทิตย์ซิลิคอนหรือสำหรับโพลีซิลิคอนสำหรับกระบวนการ Czochralski ที่ใช้ในการผลิตเวเฟอร์ซิลิคอนผลึกเดี่ยว^{[ 199 ] [ 200 ]}หรือสำหรับการตกตะกอนฟิล์มซิลิคอน^{[ 201 ]}
• ของเหลวที่มีปฏิกิริยาสูง เช่นไฮโดรเจนเปอร์ออกไซด์กรดไนตริกเข้มข้นกรดซัลฟิวริกและกรดไฮโดรฟลูออริกใช้ในการกัดและทำความสะอาด

เป็นสิ่งสำคัญอย่างยิ่งที่คนงานจะต้องไม่สัมผัสกับสารอันตรายเหล่านี้โดยตรง ระดับการทำงานอัตโนมัติที่สูงซึ่งพบได้ทั่วไปในอุตสาหกรรมการผลิต IC ช่วยลดความเสี่ยงจากการสัมผัส โรงงานผลิตส่วนใหญ่ใช้ระบบจัดการไอเสีย เช่น เครื่องดักจับไอเสียแบบเปียก เครื่องเผาไหม้ ตลับดูดซับความร้อน ฯลฯ^{[ 202 ] [ 203 ] [ 204 ]}เพื่อควบคุมความเสี่ยงต่อคนงานและสิ่งแวดล้อม

• เดธเนียม
• คำศัพท์เฉพาะทางด้านการผลิตไมโครอิเล็กทรอนิกส์
• รายการตัวอย่างขนาดของเซมิคอนดักเตอร์
• มอสเฟต
  • เคมี คอมโพสิสโม
• อุปกรณ์มัลติเกต
  • ฟินเฟต
• อุตสาหกรรมเซมิคอนดักเตอร์
  • แบบจำลองโรงหล่อ
  • ผู้นำด้านยอดขายอุปกรณ์เซมิคอนดักเตอร์รายปี
• แผนงานเทคโนโลยีระดับนานาชาติสำหรับเซมิคอนดักเตอร์
• การควบรวมกิจการเซมิคอนดักเตอร์
• การออกซิเดชันเฉพาะที่ของซิลิคอน (LOCOS)
• รายชื่อผู้ผลิตวงจรรวม
• รายชื่อโรงงานผลิตเซมิคอนดักเตอร์
• การผลิตระดับไมโคร
• สมาคมอุปกรณ์และวัสดุเซมิคอนดักเตอร์นานาชาติ (SEMI) — สมาคมการค้าอุตสาหกรรมเซมิคอนดักเตอร์
• แบบอักษร SEMIสำหรับฉลากบนเวเฟอร์
• ความหนาแน่นของหลุมกัดกร่อน
• พาสซิเวชัน
• กระบวนการระนาบ
• จำนวนทรานซิสเตอร์
• โฟโตลิโทกราฟี
• การกัดเซาะชั้นอะตอม
• การกัดเซาะชั้นเดียว

• Kaeslin, Hubert (2008). การออกแบบวงจรรวมดิจิทัล ตั้งแต่สถาปัตยกรรม VLSI ไปจนถึงการผลิต CMOSสำนักพิมพ์มหาวิทยาลัยเคมบริดจ์มาตรา 14.2
• วิกิที่เกี่ยวข้องกับเทคโนโลยีชิปเก็บถาวรเมื่อ 2020-10-26 ที่Wayback Machine
• โยชิโอะ นิชิ (2017). คู่มือเทคโนโลยีการผลิตเซมิคอนดักเตอร์ . สำนักพิมพ์ซีอาร์ซี.

วิกิมีเดียคอมมอน ส์มีสื่อที่เกี่ยวข้องกับการผลิตอุปกรณ์เซมิคอนดักเตอร์

• ศัพท์เฉพาะของอุตสาหกรรมเซมิคอนดักเตอร์
• การให้ความร้อนเวเฟอร์
• การออกแบบหัวจับความร้อนสำหรับอุปกรณ์แปรรูปเซมิคอนดักเตอร์