• ซ้ายบน: แผ่นเวเฟอร์ซิลิคอนขัดเงาขนาด 12 นิ้วและ 6 นิ้ว ทิศทางการจัดเรียงผลึกของแผ่นเวเฟอร์ถูกทำเครื่องหมายด้วยรอยบากและรอยตัดเรียบ ขวาบน: วงจรไมโคร VLSIที่ผลิตบนแผ่นเวเฟอร์ซิลิคอนขนาด 12 นิ้ว (300 มม.) ก่อนการตัดและบรรจุภัณฑ์
• ซ้ายล่าง: ภาพจำลองสามมิติของแผ่นเวเฟอร์โซลาร์เซลล์บนสายพานลำเลียง ขวาล่าง: แผ่นเวเฟอร์โซลาร์เซลล์ที่ผลิตเสร็จแล้ว

ในด้านอิเล็กทรอนิกส์เวเฟอร์(เรียกอีกอย่างว่าแผ่นบางหรือซับสเตรต ) ^{[ 1 ]}คือแผ่นบางๆ ของสารกึ่งตัวนำเช่นซิลิคอนผลึก (c-Si, ซิลิคอน) ซึ่งใช้ในการผลิตวงจรรวมและในด้านโฟโตโวลตาอิกส์ใช้ในการผลิตเซลล์แสงอาทิตย์

แผ่นเวเฟอร์ทำหน้าที่เป็นพื้นผิวรองรับสำหรับ อุปกรณ์ ไมโครอิเล็กทรอนิกส์ที่สร้างขึ้นภายในและบนแผ่นเวเฟอร์ มันผ่าน กระบวนการ ผลิตระดับไมโคร หลายขั้นตอน เช่นการเจือสารการฝังไอออนการกัดการเคลือบฟิล์มบางของวัสดุต่างๆ และ การสร้าง ลวดลายด้วยโฟโตลิโทกราฟีสุดท้าย วงจรไมโครแต่ละวงจะถูกแยกออกจากกันโดยการตัดแผ่นเวเฟอร์และบรรจุเป็นวงจรรวม

ในอุตสาหกรรมเซมิคอนดักเตอร์ คำว่าเวเฟอร์ปรากฏขึ้นในช่วงทศวรรษ 1950 เพื่อใช้อธิบายแผ่นวัสดุเซมิคอนดักเตอร์ทรงกลมบางๆ ซึ่งโดยทั่วไปคือเจอร์มาเนียมหรือซิลิคอน รูปทรงกลมที่เป็นลักษณะเฉพาะของเวเฟอร์เหล่านี้มาจากแท่งผลึกเดี่ยวซึ่งมักผลิตโดยใช้วิธี Czochralskiแม้ว่าเวเฟอร์ซิลิคอนจะถูกนำมาใช้ครั้งแรกในช่วงทศวรรษ 1940 ก็ตาม^{[ 2 ] [ 3 ]}

ภายในปี 1960 แผ่นเวเฟอร์ซิลิคอนถูกผลิตขึ้นในสหรัฐอเมริกาโดยบริษัทต่างๆ เช่นMEMCและSunEdisonในปี 1965 วิศวกรชาวอเมริกัน Eric O. Ernst, Donald J. Hurd และ Gerard Seeley ขณะทำงานภายใต้IBMได้ยื่นจดสิทธิบัตร US3423629A ^{[ 4 ]} สำหรับ อุปกรณ์ เอพิแทกเซียลความจุสูงเครื่องแรก

แผ่นเวเฟอร์ทำจาก วัสดุ ผลึก เดี่ยวที่มีความบริสุทธิ์สูง ^{[ 5 ]} เกือบปราศจากข้อบกพร่องโดยมีความบริสุทธิ์ 99.9999999% ( 9N ) หรือสูงกว่า^{[ 5 ]} กระบวนการหนึ่งในการสร้างแผ่นเวเฟอร์ผลึกเรียกว่าวิธี Czochralskiซึ่งคิดค้นโดยนักเคมีชาวโปแลนด์Jan Czochralskiในกระบวนการนี้แท่ง ทรงกระบอก ของสารกึ่งตัวนำผลึกเดี่ยวที่มีความบริสุทธิ์สูง เช่น ซิลิคอนหรือเจอร์มาเนียมเรียกว่าbouleจะถูกสร้างขึ้นโดยการดึงผลึกเมล็ดจากสารหลอมเหลว^{[ 6 ] [ 7 ]}อะตอมของสารเจือปนที่เป็นตัวให้ เช่นโบรอนหรือฟอสฟอรัสในกรณีของซิลิคอน สามารถเพิ่มลงในวัสดุบริสุทธิ์ ที่หลอมเหลว ในปริมาณที่แม่นยำเพื่อเจือผลึก ทำให้เปลี่ยนเป็นสารกึ่งตัวนำภายนอกชนิดnหรือชนิด p

จากนั้นจึงหั่นผลึก ด้วยเลื่อยเวเฟอร์ ( เลื่อยลวดชนิดหนึ่ง) กลึงเพื่อปรับปรุงความเรียบ กัดด้วยสารเคมีเพื่อขจัดความเสียหายของผลึกจากขั้นตอนการกลึง และสุดท้ายขัดเงาเพื่อสร้างเวเฟอร์^{[ 8 ]}ขนาดของเวเฟอร์สำหรับเซลล์แสงอาทิตย์คือ 100–200 มม. สี่เหลี่ยมจัตุรัส และความหนาคือ 100–500 ไมโครเมตร^{[ 9 ]}อุปกรณ์อิเล็กทรอนิกส์ใช้เวเฟอร์ขนาดเส้นผ่านศูนย์กลางตั้งแต่ 100 ถึง 450 มม. เวเฟอร์ที่ใหญ่ที่สุดที่ผลิตได้มีเส้นผ่านศูนย์กลาง 450 มม. ^{[ 10 ]}แต่ยังไม่ได้ใช้งานทั่วไป

แผ่นเวเฟอร์จะถูกทำความสะอาดด้วยกรดอ่อนเพื่อกำจัดอนุภาคที่ไม่ต้องการ มีขั้นตอนการทำความสะอาดมาตรฐานหลายขั้นตอนเพื่อให้แน่ใจว่าพื้นผิวของแผ่นเวเฟอร์ซิลิคอนไม่มีสิ่งปนเปื้อน หนึ่งในวิธีการที่มีประสิทธิภาพมากที่สุดคือการทำความสะอาดแบบ RCAเมื่อใช้สำหรับเซลล์แสงอาทิตย์แผ่นเวเฟอร์จะถูกทำให้มีพื้นผิวขรุขระเพื่อเพิ่มพื้นที่ผิวและเพิ่มประสิทธิภาพ PSG ( กระจกฟอสโฟซิลิเกต ) ที่เกิดขึ้นจะถูกกำจัดออกจากขอบของแผ่นเวเฟอร์ในขั้นตอนการกัด^{[ 11 ]}

แผ่นเวเฟอร์ซิลิคอนมีจำหน่ายในขนาดเส้นผ่านศูนย์กลางที่หลากหลาย ตั้งแต่ 25.4 มม. (1 นิ้ว) ถึง 300 มม. (11.8 นิ้ว) ^{[ 12 ] [ 13 ]}โรงงานผลิตเซมิคอนดักเตอร์หรือที่เรียกกันทั่วไปว่าfabsนั้น ถูกกำหนดโดยขนาดเส้นผ่านศูนย์กลางของเวเฟอร์ที่ใช้ในการผลิต ขนาดเส้นผ่านศูนย์กลางได้เพิ่มขึ้นเรื่อยๆ เพื่อปรับปรุงประสิทธิภาพการผลิตและลดต้นทุน โดยโรงงานที่ทันสมัยที่สุดในปัจจุบันใช้ขนาด300 มม . และมีข้อเสนอให้ใช้ขนาด450 มม . ^{[ 14 ] [ 15 ]} Intel , TSMCและSamsungต่างทำการวิจัยแยกกันเพื่อพัฒนาโรงงานต้นแบบ(วิจัย) ขนาด450 มม.แม้ว่าจะยังมีอุปสรรคสำคัญอยู่^{[ 16 ]}

แผ่นเวเฟอร์ที่ผลิตโดยใช้วัสดุอื่นที่ไม่ใช่ซิลิคอนจะมีขนาดความหนาแตกต่างจากแผ่นเวเฟอร์ซิลิคอนที่มีเส้นผ่านศูนย์กลางเท่ากัน ความหนาของแผ่นเวเฟอร์ถูกกำหนดโดยความแข็งแรงเชิงกลของวัสดุที่ใช้ แผ่นเวเฟอร์ต้องหนาพอที่จะรับน้ำหนักของตัวเองได้โดยไม่แตกหักระหว่างการขนส่ง ความหนาที่ระบุในตารางนั้นเกี่ยวข้องกับช่วงเวลาที่กระบวนการนั้นถูกนำมาใช้ และอาจไม่ถูกต้องเสมอไปในปัจจุบัน ตัวอย่างเช่น กระบวนการ IBM BiCMOS7WL ใช้แผ่นเวเฟอร์ขนาด 8 นิ้ว แต่มีความหนาเพียง 200 ไมโครเมตร น้ำหนักของแผ่นเวเฟอร์จะเพิ่มขึ้นตามความหนาและกำลังสองของเส้นผ่านศูนย์กลาง วันที่นำเทคโนโลยีมาใช้ไม่ได้บ่งชี้ว่าโรงงานจะเปลี่ยนอุปกรณ์ของตนทันที ในความเป็นจริง โรงงานหลายแห่งไม่สนใจที่จะอัปเกรด แต่บริษัทต่างๆ มักจะขยายและสร้างสายการผลิตใหม่ทั้งหมดด้วยเทคโนโลยีที่ใหม่กว่า ทำให้มีเทคโนโลยีหลากหลายประเภทใช้งานอยู่ในเวลาเดียวกัน

โดยทั่วไปแล้วเวเฟอร์พื้นผิว GaN จะมีไทม์ไลน์ที่เป็นอิสระของตัวเอง ขนานกันแต่ล้าหลังพื้นผิวซิลิคอนมาก แต่เร็วกว่าพื้นผิวอื่นๆ เวเฟอร์ขนาด 300 มม. ที่ทำจาก GaN ชิ้นแรกของโลกได้รับการประกาศในเดือนกันยายน 2024 โดย Infineon ซึ่งบ่งชี้ว่าในอนาคตอันใกล้นี้ พวกเขาอาจเปิดใช้งานโรงงานแห่งแรกที่มีผลผลิตเชิงพาณิชย์ของ GaN ขนาด 300 มม. ^{[ 20 ]}

ในขณะเดียวกัน ST Microelectronics ได้ประกาศเปิดตัวเวเฟอร์ซิลิคอนคาร์ไบด์ (SiC) ขนาด 200 มม. เป็นครั้งแรกของโลกในเดือนกรกฎาคม พ.ศ. 2564 ^{[ 21 ]}ยังไม่เป็นที่ทราบแน่ชัดว่าเวเฟอร์ SiC ขนาด 200 มม. ได้เข้าสู่การผลิตในปริมาณมากแล้วหรือไม่ ณ ปี พ.ศ. 2567 เนื่องจากโดยทั่วไปแล้วโรงงานผลิต SiC ขนาดใหญ่ที่สุดที่ผลิตในเชิงพาณิชย์ยังคงมีขนาด 150 มม.

ซิลิคอนบนแซฟไฟร์ (SOS) เป็นเทคโนโลยี ซิลิคอนบนฉนวน (SOI) ประเภทหนึ่งโดยเฉพาะโดยที่พื้นผิวฉนวนคือแซฟไฟร์และพื้นผิวใช้งานคือซิลิคอน^{[ 22 ]}ชั้นเอพิแทกเซียลและการโดปสามารถปรับแต่งได้ตามต้องการ โดยทั่วไปแล้ว SOS ในการผลิตเชิงพาณิชย์จะมีขนาดเวเฟอร์สูงสุดที่ 150 มม. ณ ปี 2024

โดยทั่วไปแผ่นเวเฟอร์ GaAs จะมีขนาดใหญ่สุดที่ 150 มม. ในการผลิตเชิงพาณิชย์ ณ ปี 2024 ^{[ 23 ]}

โดยทั่วไปแล้ว เวเฟอร์ AlN ที่ใช้ในเชิงพาณิชย์จะมีขนาด 50 มม. หรือ 2 นิ้ว ในขณะที่เวเฟอร์ขนาด 100 มม. หรือ 4 นิ้ว กำลังอยู่ระหว่างการพัฒนาโดยผู้ผลิตเวเฟอร์ เช่น Asahi Kasei ในปี 2024อย่างไรก็ตาม การที่เวเฟอร์มีวางจำหน่ายในเชิงพาณิชย์แล้ว ไม่ได้หมายความว่าจะมีอุปกรณ์สำหรับการผลิตชิปบนเวเฟอร์นั้นอยู่แล้วเสมอไป ในความเป็นจริงแล้ว อุปกรณ์ดังกล่าวมีแนวโน้มที่จะพัฒนาช้ากว่าความต้องการจากลูกค้าปลายทางเสียอีก แม้ว่าอุปกรณ์จะได้รับการพัฒนาแล้ว (ซึ่งใช้เวลาหลายปี) โรงงานผลิตชิปก็อาจต้องใช้เวลาอีกหลายปีในการหาวิธีใช้งานเครื่องจักรเหล่านั้นอย่างมีประสิทธิภาพ

โดยทั่วไปแล้วแผ่นเพชรจะมีขนาด 50-55 มม. หรือประมาณ 2 นิ้ว ในการผลิตต้นแบบ ในขณะที่การผลิตเชิงพาณิชย์มีเป้าหมายที่จะเริ่มในปี 2026 ^{[ 24 ]}

ขั้นตอน การผลิตเวเฟอร์แต่ละขั้นตอนเช่น ขั้นตอนการกัดผิว สามารถผลิตชิปได้มากขึ้นตามสัดส่วนของพื้นที่เวเฟอร์ที่เพิ่มขึ้น ในขณะที่ต้นทุนของขั้นตอนการผลิตแต่ละขั้นตอนจะเพิ่มขึ้นช้ากว่าพื้นที่เวเฟอร์ นี่คือพื้นฐานต้นทุนสำหรับการเพิ่มขนาดเวเฟอร์ การเปลี่ยนจากเวเฟอร์ขนาด 200 มม. เป็นเวเฟอร์ขนาด 300 มม. เริ่มขึ้นในช่วงต้นปี 2000 และลดราคาต่อชิ้นลงประมาณ 30-40% เวเฟอร์ที่มีเส้นผ่านศูนย์กลางใหญ่ขึ้นทำให้สามารถผลิตชิปได้มากขึ้นต่อเวเฟอร์

ขนาดเวเฟอร์ M1 (156.75 มม.) กำลังถูกทยอยยกเลิกในประเทศจีนตั้งแต่ปี 2020 เนื่องจากมีขนาดเวเฟอร์ที่ไม่เป็นมาตรฐานเกิดขึ้นมากมาย จึงมีความพยายามที่จะนำมาตรฐาน M10 (182 มม.) มาใช้โดยสมบูรณ์ เช่นเดียวกับกระบวนการผลิตเซมิคอนดักเตอร์อื่นๆ การลดต้นทุนเป็นปัจจัยหลักที่ผลักดันให้เกิดความพยายามเพิ่มขนาดเวเฟอร์นี้ แม้ว่ากระบวนการผลิตของอุปกรณ์แต่ละประเภทจะแตกต่างกันก็ตาม

แผ่นเวเฟอร์ถูกสร้างขึ้นจากผลึกที่มีโครงสร้างผลึก ปกติ โดยซิลิคอนมีโครงสร้างลูกบาศก์เพชร ที่มีระยะห่างของ แลตติส 5.430710 Å (0.5430710 nm) ^{[ 25 ]}เมื่อตัดเป็นแผ่นเวเฟอร์ พื้นผิวจะถูกจัดเรียงในทิศทางสัมพัทธ์หลายทิศทางที่เรียกว่าการวางแนวผลึก การวางแนวถูกกำหนดโดยดัชนีมิลเลอร์โดยหน้า (100) หรือ (111) เป็นหน้าที่พบได้บ่อยที่สุดสำหรับซิลิคอน^{[ 25 ]} การวางแนวมีความสำคัญเนื่องจากคุณสมบัติทางโครงสร้างและอิเล็กทรอนิกส์ของผลึกเดี่ยวหลายอย่างมีความไม่สมมาตรสูง ความลึก ของการฝังไอออนขึ้นอยู่กับการวางแนวผลึกของเวเฟอร์ เนื่องจากแต่ละทิศทางมีเส้นทางการขนส่ง ที่แตกต่างกัน ^{[ 26 ]}

โดยทั่วไป การแยกแผ่นเวเฟอร์จะเกิดขึ้นในทิศทางที่กำหนดไว้อย่างชัดเจนเพียงไม่กี่ทิศทาง การกรีดแผ่นเวเฟอร์ตามระนาบการแยกจะช่วยให้สามารถหั่นแผ่นเวเฟอร์เป็นชิ้นเล็กๆ (" ได ") ได้อย่างง่ายดาย ทำให้สามารถแยก องค์ประกอบวงจรหลายพันล้านชิ้นบนแผ่นเวเฟอร์โดยเฉลี่ยออกเป็นวงจรย่อยๆ จำนวนมากได้

เวเฟอร์ที่มีเส้นผ่านศูนย์กลางน้อยกว่า 200 มม. จะมี การตัดเป็น ระนาบเรียบที่ด้านใดด้านหนึ่งหรือมากกว่านั้นเพื่อ แสดงระนาบ ผลึกของเวเฟอร์ (โดยปกติจะเป็นระนาบ {110}) ในเวเฟอร์รุ่นก่อนหน้า ระนาบเรียบคู่หนึ่งที่ทำมุมต่างกันจะแสดงชนิดของสารเจือปนเพิ่มเติม (ดูภาพประกอบสำหรับข้อกำหนด) เวเฟอร์ที่มีเส้นผ่านศูนย์กลาง 200 มม. ขึ้นไปจะใช้รอยบากเล็กๆ เพียงรอยเดียวเพื่อแสดงทิศทางของเวเฟอร์ โดยไม่มีการแสดงชนิดของสารเจือปนให้เห็น เวเฟอร์ขนาด 450 มม. จะไม่มีรอยบาก โดยอาศัยโครงสร้างที่สลักด้วยเลเซอร์บนพื้นผิวเวเฟอร์เพื่อกำหนดทิศทาง^{[ 27 ]}

โดยทั่วไปแล้วแผ่นเวเฟอร์ซิลิคอนไม่ได้ ประกอบด้วยซิลิคอนบริสุทธิ์ 100% แต่จะถูกสร้างขึ้นโดยมีสารเจือปนเริ่มต้นที่มีความเข้มข้นระหว่าง 10¹³ ถึง 10¹⁶ อะตอมต่อ cm³ ของโบรอน ฟอสฟอรัส สารหนู หรือแอนติโมนีซึ่งถูก^เติมลง^ในสาร^{หลอมเหลว}และกำหนดให้เวเฟอร์เป็นชนิด n-type หรือ p-type ^{[ 28 ]}อย่างไรก็ตาม เมื่อเปรียบเทียบกับความหนาแน่นของอะตอมของซิลิคอนผลึกเดี่ยวที่ 5×10²² ^{อะตอม}ต่อ cm³ แล้ว^ก็ยังคงให้ความบริสุทธิ์มากกว่า 99.9999% เวเฟอร์ยังสามารถมี ออกซิเจน แทรก อยู่บ้างในตอนเริ่มต้นได้อีกด้วย การปนเปื้อนของคาร์บอนและโลหะจะถูกควบคุมให้น้อยที่สุด^{[ 29 ]} โดยเฉพาะอย่างยิ่ง โลหะทรานซิชันจะต้องมีความเข้มข้นต่ำกว่าระดับส่วนต่อพันล้านสำหรับการใช้งานทางอิเล็กทรอนิกส์^{[ 30 ]}

มีการต่อต้านอย่างมากต่อการเปลี่ยนไปใช้เวเฟอร์ขนาด 450 มม. แม้ว่าจะมีความเป็นไปได้ในการปรับปรุงประสิทธิภาพการผลิต เนื่องจากความกังวลเกี่ยวกับผลตอบแทนจากการลงทุนที่ไม่เพียงพอ นอกจากนี้ยังมีปัญหาที่เกี่ยวข้องกับความแปรปรวนระหว่างชิป/ขอบต่อขอบของเวเฟอร์ที่เพิ่มขึ้น และข้อบกพร่องที่ขอบเพิ่มเติม คาดว่าเวเฟอร์ขนาด 450 มม. จะมีราคาสูงกว่าเวเฟอร์ขนาด 300 มม. ถึง 4 เท่า และคาดว่าต้นทุนอุปกรณ์จะเพิ่มขึ้น 20 ถึง 50% ^{[ 31 ]}อุปกรณ์การผลิตเซมิคอนดักเตอร์ที่มีราคาสูงขึ้นสำหรับเวเฟอร์ขนาดใหญ่ขึ้นจะเพิ่มต้นทุนของโรงงานผลิตเซมิคอนดักเตอร์ขนาด 450 มม. (fabs) คริส แม็ค ผู้เชี่ยวชาญด้านลิโทกราฟี อ้างในปี 2012 ว่าราคาโดยรวมต่อชิปสำหรับเวเฟอร์ขนาด 450 มม. จะลดลงเพียง 10-20% เมื่อเทียบกับเวเฟอร์ขนาด 300 มม. เนื่องจากต้นทุนการประมวลผลเวเฟอร์ทั้งหมดกว่า 50% เกี่ยวข้องกับลิโทกราฟี การเปลี่ยนไปใช้เวเฟอร์ขนาดใหญ่ขึ้น 450 มม. จะช่วยลดราคาต่อชิปเฉพาะสำหรับการดำเนินการกระบวนการ เช่น การกัด ซึ่งต้นทุนเกี่ยวข้องกับจำนวนเวเฟอร์ ไม่ใช่พื้นที่เวเฟอร์ ต้นทุนสำหรับกระบวนการต่างๆ เช่น ลิโทกราฟี จะเป็นสัดส่วนกับพื้นที่เวเฟอร์ และเวเฟอร์ขนาดใหญ่ขึ้นจะไม่ช่วยลดการมีส่วนร่วมของลิโทกราฟีต่อต้นทุนของชิป^{[ 32 ]}

Nikon วางแผนที่จะส่งมอบอุปกรณ์ลิโทกราฟีขนาด 450 มม. ในปี 2015 โดยเริ่มการผลิตในปริมาณมากในปี 2017 ^{[ 33 ] [ 34 ]}ในเดือนพฤศจิกายน 2013 ASMLได้ระงับการพัฒนาอุปกรณ์ลิโทกราฟีขนาด 450 มม. โดยอ้างถึงช่วงเวลาที่ไม่แน่นอนของความต้องการจากผู้ผลิตชิป^{[ 35 ]}

ในปี 2012 กลุ่มที่ประกอบด้วยรัฐนิวยอร์ก ( SUNY Poly / วิทยาลัยวิทยาศาสตร์และวิศวกรรมนาโนสเกล (CNSE)), Intel, TSMC, Samsung, IBM, Globalfoundries และ Nikon ได้จัดตั้งความร่วมมือระหว่างภาครัฐและ เอกชน ในชื่อ Global 450mm Consortium (G450C คล้ายกับSEMATECH ) ซึ่งได้วางแผน 5 ปี (สิ้นสุดในปี 2016) เพื่อพัฒนา "โครงสร้างพื้นฐานการผลิตเวเฟอร์ที่มีประสิทธิภาพด้านต้นทุน ต้นแบบอุปกรณ์ และเครื่องมือเพื่อช่วยให้การเปลี่ยนผ่านอุตสาหกรรมไปสู่ระดับเวเฟอร์ 450 มม. เป็นไปอย่างประสานงานกัน" ^{[ 36 ] [ 37 ]}ในช่วงกลางปี ​​2014 CNSE ได้ประกาศว่าจะเปิดเผยเวเฟอร์ 450 มม. ที่มีลวดลายเต็มรูปแบบเป็นครั้งแรกที่งาน SEMICON West ^{[ 38 ]}ในช่วงต้นปี 2017 G450C เริ่มยุติกิจกรรมเกี่ยวกับการวิจัยเวเฟอร์ 450 มม. เนื่องจากเหตุผลที่ไม่เปิดเผย^{[ 39 ] [ 40 ] [ 41 ]}แหล่งข้อมูลต่างๆ คาดการณ์ว่าการล่มสลายของกลุ่มเกิดขึ้นหลังจากมีการกล่าวหาว่ามีการสมรู้ร่วมคิดในการประมูลต่อAlain E. Kaloyerosซึ่งในขณะนั้นดำรงตำแหน่งประธานเจ้าหน้าที่บริหารที่ SUNY Poly ^{[ 41 ] [ 40 ] [ 42 ]}การที่อุตสาหกรรมตระหนักว่าการปรับปรุงการผลิตขนาด 300 มม. นั้นถูกกว่าการเปลี่ยนผ่านไปสู่ขนาด 450 มม. ที่มีราคาแพงกว่าก็อาจมีส่วนเกี่ยวข้องด้วยเช่นกัน^{[ 41 ]}

ไทม์ไลน์สำหรับขนาด 450 มม. ยังไม่แน่นอน ในปี 2012 คาดการณ์ว่าการผลิตขนาด 450 มม. จะเริ่มขึ้นในปี 2017 ซึ่งไม่เคยเกิดขึ้นจริง^{[ 43 ] [ 44 ]}มาร์ค เดอร์แคน ซึ่งดำรงตำแหน่ง CEO ของMicron Technology ในขณะนั้น กล่าวในเดือนกุมภาพันธ์ 2014 ว่าเขาคาดว่าการนำขนาด 450 มม. มาใช้จะล่าช้าออกไปอย่างไม่มีกำหนดหรืออาจถูกยกเลิก “ผมไม่เชื่อว่าขนาด 450 มม. จะเกิดขึ้นจริง แต่หากเกิดขึ้นจริง ก็คงอีกนานในอนาคต Micron ไม่จำเป็นต้องใช้เงินจำนวนมากกับขนาด 450 มม. อย่างน้อยในช่วงห้าปีข้างหน้า” ^{[ 45 ]}

“จำเป็นต้องมีการลงทุนจำนวนมากในชุมชนอุปกรณ์เพื่อให้สิ่งนั้นเกิดขึ้น และมูลค่าในท้ายที่สุด – เพื่อให้ลูกค้าซื้ออุปกรณ์นั้น – ผมคิดว่าน่าสงสัย” ^{[ 46 ]}ณ เดือนมีนาคม 2014 บริษัท Intel คาดว่าจะมีการใช้งาน 450 มม. ภายในปี 2020 (ภายในสิ้นทศวรรษนี้) ^{[ 47 ]} Mark LaPedus จาก semiengineering.com รายงานในช่วงกลางปี ​​2014 ว่าผู้ผลิตชิปได้ชะลอการนำ 450 มม. มาใช้ “ในอนาคตอันใกล้” ตามรายงานนี้ ผู้สังเกตการณ์บางคนคาดการณ์ไว้ระหว่างปี 2018 ถึง 2020 ในขณะที่ G. Dan Hutcheson ประธานเจ้าหน้าที่บริหารของ VLSI Research ไม่เห็นว่าโรงงานผลิต 450 มม. จะเริ่มดำเนินการผลิตจนกว่าจะถึงปี 2020 ถึง 2025 ^{[ 48 ]}

การเพิ่มขนาดเป็น 300 มม. จำเป็นต้องมีการเปลี่ยนแปลงครั้งใหญ่ โดยโรงงานอัตโนมัติเต็มรูปแบบใช้เวเฟอร์ขนาด 300 มม. เทียบกับโรงงานอัตโนมัติเพียงเล็กน้อยสำหรับเวเฟอร์ขนาด 200 มม. ส่วนหนึ่งเป็นเพราะFOUPสำหรับเวเฟอร์ขนาด 300 มม. มีน้ำหนักประมาณ 7.5 กิโลกรัม^{[ 49 ]}เมื่อบรรจุเวเฟอร์ขนาด 300 มม. จำนวน 25 แผ่น ในขณะที่SMIF มี น้ำหนักประมาณ 4.8 กิโลกรัม^{[ 50 ] [ 51 ] [ 17 ]}เมื่อบรรจุเวเฟอร์ขนาด 200 มม. จำนวน 25 แผ่น จึงต้องใช้แรงกายจากคนงานในโรงงานเป็นสองเท่า และทำให้เกิดความเหนื่อยล้ามากขึ้น FOUP ขนาด 300 มม. มีที่จับเพื่อให้ยังสามารถเคลื่อนย้ายด้วยมือได้ FOUP ขนาด 450 มม. มีน้ำหนัก 45 กิโลกรัม^{[ 52 ]}เมื่อบรรจุเวเฟอร์ขนาด 450 มม. จำนวน 25 แผ่น ดังนั้นจึงจำเป็นต้องใช้เครนในการจัดการ FOUP ด้วยมือ^{[ 53 ]}และไม่มีที่จับใน FOUP อีกต่อไป FOUPs ถูกเคลื่อนย้ายโดยใช้ระบบขนถ่ายวัสดุจากMuratecหรือDaifukuการลงทุนครั้งใหญ่เหล่านี้เกิดขึ้นในช่วงเศรษฐกิจตกต่ำหลังฟองสบู่ดอทคอมแตกส่งผลให้เกิดอุปสรรคอย่างมากในการอัพเกรดเป็นเวเฟอร์ขนาด 450 มม. ภายในกรอบเวลาเดิม ในการเพิ่มขนาดเป็น 450 มม. แท่งผลึกจะมีน้ำหนักมากกว่าเดิม 3 เท่า (น้ำหนักรวมหนึ่งตัน) และใช้เวลาในการทำให้เย็นตัวนานขึ้น 2-4 เท่า และเวลาในการผลิตก็จะเพิ่มขึ้นเป็นสองเท่า โดยรวมแล้ว การพัฒนาเวเฟอร์ขนาด 450 มม. ต้องใช้ความพยายามทางวิศวกรรม เวลา และต้นทุนอย่างมากจึงจะเอาชนะอุปสรรคเหล่านี้ได้

เพื่อลดต้นทุนต่อชิ้นชิปผู้ผลิตจึงต้องการเพิ่มจำนวนชิปที่สามารถผลิตได้จากแผ่นเวเฟอร์แผ่นเดียวให้มากที่สุด ชิปมักมีรูปร่างเป็นสี่เหลี่ยมจัตุรัสหรือสี่เหลี่ยมผืนผ้าเนื่องจากข้อจำกัดของการตัดเวเฟอร์โดยทั่วไปแล้ว ปัญหานี้เป็น ปัญหา ที่ซับซ้อนทางด้านการคำนวณและไม่มีคำตอบเชิงวิเคราะห์ ขึ้นอยู่กับทั้งพื้นที่ของชิปและอัตราส่วนด้าน (สี่เหลี่ยมจัตุรัสหรือสี่เหลี่ยมผืนผ้า) รวมถึงปัจจัยอื่นๆ เช่น ความกว้างของเส้นตัดหรือร่องเลื่อย และพื้นที่เพิ่มเติมที่ใช้โดยโครงสร้างการจัดตำแหน่งและการทดสอบ (โดยการทำให้ปัญหานี้ง่ายขึ้นโดยกำหนดให้เส้นตัดและร่องเลื่อยมีความกว้างเป็นศูนย์ เวเฟอร์เป็นวงกลมสมบูรณ์แบบไม่มีด้านแบน และชิปมีอัตราส่วนด้านเป็นสี่เหลี่ยมจัตุรัส เราจะได้ปัญหา Gauss Circle Problemซึ่งเป็นปัญหาที่ยังไม่ได้รับการแก้ไขในทางคณิตศาสตร์)

โปรดทราบว่าสูตรที่ใช้ในการประมาณจำนวนชิ้นส่วนอิเล็กทรอนิกส์ต่อแผ่นเวเฟอร์ ( DPW ) จะคำนึงถึงเฉพาะจำนวนชิ้นส่วนอิเล็กทรอนิกส์ที่สมบูรณ์ที่สามารถวางลงบนแผ่นเวเฟอร์ได้เท่านั้น การคำนวณ DPW โดยรวมไม่ได้คำนึงถึงการสูญเสียผลผลิตในชิ้นส่วนอิเล็กทรอนิกส์ที่สมบูรณ์เหล่านั้นเนื่องจากข้อบกพร่องหรือปัญหาด้านพารามิเตอร์

อย่างไรก็ตาม สามารถประมาณจำนวน DPW รวมได้โดยเริ่มจากการประมาณอันดับแรกหรือฟังก์ชันพื้นของอัตราส่วนพื้นที่เวเฟอร์ต่อพื้นที่ได

${\displaystyle DPW=\left\lfloor {\frac {\pi r^{2}}{S}}\right\rfloor =\left\lfloor {\frac {\pi d^{2}}{4S}}\right\rfloor }$,

ที่ไหน

• ${\displaystyle d}$คือเส้นผ่านศูนย์กลางของแผ่นเวเฟอร์ (โดยทั่วไปมีหน่วยเป็นมิลลิเมตร)
• ${\displaystyle S}$ขนาดของแม่พิมพ์แต่ละอัน (มม. ^² ) รวมถึงความกว้างของเส้นขีด (หรือในกรณีของร่องเลื่อย ความกว้างของ ร่องบวกค่าความคลาดเคลื่อน)

สูตรนี้ระบุอย่างง่าย ๆ ว่า จำนวนชิ้นส่วนอิเล็กทรอนิกส์ที่สามารถวางลงบนแผ่นเวเฟอร์ได้นั้นต้องไม่เกินพื้นที่ของแผ่นเวเฟอร์หารด้วยพื้นที่ของชิ้นส่วนอิเล็กทรอนิกส์แต่ละชิ้น สูตรนี้จะประมาณค่า DPW (Different Inventory Weight) ที่ดีที่สุดที่แท้จริงสูงเกินไปเสมอ เนื่องจากรวมพื้นที่ของชิ้นส่วนอิเล็กทรอนิกส์ที่พิมพ์ลวดลายไม่สมบูรณ์ ซึ่งไม่ได้วางอยู่บนพื้นผิวของแผ่นเวเฟอร์อย่างสมบูรณ์ (ดูรูป) ชิ้นส่วนอิเล็กทรอนิกส์ที่พิมพ์ลวดลายไม่สมบูรณ์เหล่านี้ไม่ได้แสดงถึง วงจรรวม (IC) ที่สมบูรณ์ ดังนั้นจึงมักไม่สามารถจำหน่ายเป็นชิ้นส่วนที่ใช้งานได้

โดยทั่วไปแล้ว การปรับปรุงสูตรอย่างง่ายนี้จะเพิ่มการแก้ไขขอบเข้าไป เพื่อชดเชยส่วนของชิปที่อยู่บริเวณขอบ ซึ่งโดยทั่วไปแล้วจะมีผลมากขึ้นเมื่อพื้นที่ของชิปมีขนาดใหญ่เมื่อเทียบกับพื้นที่ทั้งหมดของแผ่นเวเฟอร์ ในกรณีสุดขั้วอีกกรณีหนึ่ง (ชิปมีขนาดเล็กมากจนแทบไม่มีนัยสำคัญ หรือแผ่นเวเฟอร์มีขนาดใหญ่มากจนไม่มีนัยสำคัญ) การแก้ไขขอบจะมีผลน้อยมากจนแทบไม่มีผล

โดยทั่วไปแล้ว ปัจจัยการแก้ไขหรือเงื่อนไขการแก้ไขจะมีรูปแบบหนึ่งตามที่ De Vries อ้างถึง: ^{[ 54 ]}

${\displaystyle DPW={\frac {\displaystyle \pi d^{2}}{4S}}-{\frac {\displaystyle \pi d}{\sqrt {2S}}}}$(อัตราส่วนพื้นที่ – เส้นรอบวง / (ความยาวเส้นทแยงมุมของแม่พิมพ์))

หรือ(อัตราส่วนพื้นที่ที่ปรับขนาดด้วยปัจจัยเลขชี้กำลัง)${\displaystyle DPW=\left({\frac {\displaystyle \pi d^{2}}{4S}}\right)\exp(-2{\sqrt {S}}/d)}$

หรือ(อัตราส่วนพื้นที่ที่ปรับขนาดด้วยตัวประกอบพหุนาม)${\displaystyle DPW={\frac {\displaystyle \pi d^{2}}{4S}}\left(1-{\frac {\displaystyle 2{\sqrt {S}}}{d}}\right)^{2}}$

การศึกษาเปรียบเทียบสูตรวิเคราะห์เหล่านี้กับ ผลลัพธ์การคำนวณแบบใช้ กำลังทั้งหมดแสดงให้เห็นว่าสูตรเหล่านี้สามารถทำให้แม่นยำยิ่งขึ้นได้ในช่วงขนาดแม่พิมพ์และอัตราส่วนความกว้างต่อความยาวที่ใช้งานได้จริง โดยการปรับค่าสัมประสิทธิ์ของการแก้ไขให้เป็นค่าที่สูงกว่าหรือต่ำกว่าหนึ่ง และโดยการแทนที่มิติเชิงเส้นของแม่พิมพ์ด้วย(ความยาวด้านเฉลี่ย) ในกรณีของแม่พิมพ์ที่มีอัตราส่วนความกว้างต่อความยาวสูง: ^{[ 54 ]}${\displaystyle {\sqrt {S}}}$${\displaystyle (H+W)/2}$

${\displaystyle DPW={\frac {\displaystyle \pi d^{2}}{4S}}-0.58^{*}{\frac {\displaystyle \pi d}{\sqrt {S}}}}$

หรือ${\displaystyle DPW=\left({\frac {\displaystyle \pi d^{2}}{4S}}\right)\exp(-2.32^{*}{\sqrt {S}}/d)}$

หรือ.${\displaystyle DPW={\frac {\displaystyle \pi d^{2}}{4S}}\left(1-{\frac {\displaystyle 1.16^{*}{\sqrt {S}}}{d}}\right)^{2}}$

แม้ว่าซิลิคอนจะเป็นวัสดุหลักสำหรับเวเฟอร์ที่ใช้ในอุตสาหกรรมอิเล็กทรอนิกส์ แต่ ก็มีการใช้วัสดุสารประกอบIII-VหรือII-VIอื่นๆ ด้วยเช่นกัน แกลเลียมอาร์เซไนด์ (GaAs) ซึ่ง เป็น สารกึ่งตัวนำ III-Vที่ผลิตด้วยวิธี Czochralski แกลเลียมไนไตรด์ (GaN) และซิลิคอนคาร์ไบด์ (SiC) ก็เป็นวัสดุเวเฟอร์ที่ใช้กันทั่วไป โดย GaN และแซฟไฟร์ถูกนำมาใช้อย่างแพร่หลายในการผลิตLED ^{[ 7 ]}

วิกิมีเดียคอมมอน ส์มีสื่อที่เกี่ยวข้องกับเวเฟอร์

• วิวัฒนาการของแผ่นเวเฟอร์ซิลิคอนโดย F450C - อินโฟกราฟิกเกี่ยวกับประวัติของแผ่นเวเฟอร์ซิลิคอน