รายชื่อโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ

Q: ภาพรวม API กราฟิก

ตารางต่อไปนี้แสดง API ด้านกราฟิกและการประมวลผลที่รองรับในสถาปัตยกรรมไมโคร GPU ของ ATI/AMD โปรดทราบว่าซีรี่ส์แบรนด์หนึ่งอาจรวมถึงชิปรุ่นเก่ากว่าด้วย

Q: APU หรือ Radeon Graphics

คุณสมบัติทั่วไปของAPU เดสก์ท็อป Raven Ridge ที่ใช้สถาปัตยกรรม Zen :

นี่คือรายชื่อไมโครโปรเซสเซอร์ที่ออกแบบโดยAMD ซึ่งมี หน่วยประมวลผลกราฟิกแบบรวม 3 มิติ(iGPU) รวมถึงรุ่นต่างๆ ใน ตระกูลผลิตภัณฑ์ AMD APU (Accelerated Processing Unit)

ภาพรวมคุณสมบัติ

ตารางต่อไปนี้แสดงคุณสมบัติของโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ รวมถึง APUด้วย

แพลตฟอร์ม			กำลังสูง กำลังมาตรฐาน และกำลังต่ำ														พลังงานต่ำและต่ำมาก
ชื่อรหัส	เซิร์ฟเวอร์	พื้นฐาน						โตรอนโต
	เซิร์ฟเวอร์	ไมโคร																เกียวโต
	เดสก์ท็อป	ผลงาน													ราฟาเอล	ฟีนิกซ์
		กระแสหลัก	ลลาโน	ทรีนิตี้	ริชแลนด์	กาเวรี	กาเวรี รีเฟรช (โกดาวารี)	คาร์ริโซ่	บริสตอล ริดจ์	เรเวน ริดจ์	ปิกัสโซ	เรอนัวร์	เซซานน์		ราฟาเอล
		รายการ	ลลาโน	ทรีนิตี้	ริชแลนด์	กาเวรี	กาเวรี รีเฟรช (โกดาวารี)	คาร์ริโซ่	บริสตอล ริดจ์	เรเวน ริดจ์	ปิกัสโซ	เรอนัวร์	เซซานน์
		พื้นฐาน																คาบินี				ดาลี
	มือถือ	ผลงาน										เรอนัวร์	เซซานน์	เรมแบรนด์	ดราก้อนเรนจ์
		กระแสหลัก	ลลาโน	ทรีนิตี้	ริชแลนด์	กาเวรี		คาร์ริโซ่	บริสตอล ริดจ์	เรเวน ริดจ์	ปิกัสโซ	เรอนัวร์ลูเซียนน์	เซซาน บาร์เซโล	เรมแบรนด์	ดราก้อนเรนจ์	ฟีนิกซ์
		รายการ	ลลาโน	ทรีนิตี้	ริชแลนด์	กาเวรี		คาร์ริโซ่	บริสตอล ริดจ์	เรเวน ริดจ์												ดาลี			เมนโดซิโน
		พื้นฐาน															เดสนา, ออนแทรีโอ, ซาคาเต้	คาบินี เทมาช	บีมา, มัลลินส์	คาร์ริโซ่-แอล	สโตนีย์ ริดจ์	ดาลี	พอลล็อก		เมนโดซิโน
	ฝังตัว			ทรีนิตี้		นกอินทรีหัวขาว		เหยี่ยวเมอร์ลิน , เหยี่ยวสีน้ำตาล		นกฮูกเขาใหญ่		เกรย์ฮอว์ก					ออนแทรีโอ, ซาคาเต้	คาบินี	นกอินทรีสเตปป์ , นกอินทรีมงกุฎ , ตระกูล LX		เหยี่ยวทุ่งหญ้า	เหยี่ยวลายแถบ		ริเวอร์ฮอว์ก
ปล่อยแล้ว			สิงหาคม 2554	ตุลาคม 2555	มิถุนายน 2556	มกราคม 2557	2015	มิถุนายน 2558	มิถุนายน 2559	ตุลาคม 2560	มกราคม 2562	มีนาคม 2020	มกราคม 2564	มกราคม 2565	กันยายน 2022	มกราคม 2566	มกราคม 2554	พฤษภาคม 2556	เมษายน 2557	พฤษภาคม 2558	กุมภาพันธ์ 2559	เมษายน 2562	กรกฎาคม 2563	มิถุนายน 2565	พฤศจิกายน 2022
สถาปัตยกรรมไมโครของซีพียู			เค10	เครื่องตอกเสาเข็ม		รถบดถนน		รถขุด	" รถขุด+ " ^{[ 1 ]}	เซน	เซน+	เซน 2	เซน 3	เซน 3+	เซน 4		บ็อบแคท	จากัวร์	พูม่า	พูม่า+ ^{[ 2 ]}	" รถขุด+ "	เซน		เซน+	" เซน 2+ "
ISA			x86-64 v1	x86-64เวอร์ชัน 2				x86-64 v3							x86-64 v4		x86-64 v1	x86-64เวอร์ชัน 2			x86-64 v3
ซ็อกเก็ต	เดสก์ท็อป	ผลงาน	ไม่มีข้อมูล												เอเอ็ม5	ไม่มีข้อมูล	ไม่มีข้อมูล
		กระแสหลัก	ไม่มีข้อมูล					เอเอ็ม4						ไม่มีข้อมูล	เอเอ็ม5	ไม่มีข้อมูล
		รายการ	เอฟเอ็ม1	เอฟเอ็ม2		เอฟเอ็ม2+		FM2+ ^{[ a ]} , AM4	เอเอ็ม4					ไม่มีข้อมูล
		พื้นฐาน	ไม่มีข้อมูล														ไม่มีข้อมูล	เอเอ็ม1	ไม่มีข้อมูล			FP5	ไม่มีข้อมูล
	อื่น		เอฟเอส1	FS1+ , FP2		เอฟพี3		เอฟพี4		FP5		เอฟพี6		เอฟพี7	เอฟแอล1	FP7 FP7r2 FP8	เอฟที1	เอฟที3	เอฟที3บี		เอฟพี4	FP5	เอฟที5	FP5	เอฟที6
เวอร์ชันPCI Express			2.0			3.0								4.0	5.0	4.0	2.0				3.0
ซีเอ็กซ์แอล			ไม่มีข้อมูล														ไม่มีข้อมูล
แฟบ ( นาโนเมตร )			GF 32SHP ( HKMG SOI )			GF 28SHP (HKMG แบบขายส่ง)				GF 14LPP ( FinFETแบบก้อน)	GF 12LP (FinFET แบบก้อน)	TSMC N7 (FinFET bulk)		TSMC N6 (FinFET bulk)	CCD: TSMC N5 (FinFET bulk) cIOD: TSMC N6 (FinFET bulk)	TSMC 4nm (FinFET bulk)	TSMC N40 (จำนวนมาก)	TSMC N28 (HKMG แบบขายส่ง)	GF 28SHP (HKMG แบบขายส่ง)			GF 14LPP ( FinFETแบบก้อน)		GF 12LP (FinFET แบบก้อน)	TSMC N6 (FinFET bulk)
พื้นที่ แม่พิมพ์ (มม. ^² )			228	246		245		245	250	210 ^{[ 3 ]}		156	180	210	CCD: (2x) 70 cIOD: 122	178	75 (+ 28 FCH )	107		?	125	149			~100
TDPขั้นต่ำ(W)			35	17				12				10		15	65	35	4.5	4	3.95	10	6			12	8
TDPสูงสุดของ APU (วัตต์)			100			95		65						45	170	54	18	25					6	54	15
ความเร็วสัญญาณนาฬิกาพื้นฐานสูงสุดของ APU (GHz)			3	3.8	4.1	4.1		3.7	3.8	3.6	3.7	3.8	4.0	3.3	4.7	4.3	1.75	2.2	2	2.2	3.2	2.6	1.2	3.35	2.8
จำนวน APU สูงสุดต่อโหนด^{[ b ]}			1														1
จำนวนคอร์สูงสุดต่อซีพียู			1												2	1	1
จำนวน CCX สูงสุดต่อชิปหลัก			1									2	1				1
จำนวนคอร์สูงสุดต่อ CCX			4										8				2	4			2			4
จำนวนคอร์CPUสูงสุด^{[ c ]} ต่อ APU			4									8			16	8	2	4			2			4
จำนวน เธรดสูงสุดต่อคอร์ CPU			1							2							1					2
โครงสร้างไปป์ไลน์จำนวนเต็ม			3+3	2+2						4+2		4+2+1	1+3+3+1+2				1+1+1+1				2+2	4+2			4+2+1
i386, i486, i586, CMOV, NOPL, i686, PAE , NX bit , CMPXCHG16B, AMD-V , RVI , ABMและ LAHF/SAHF 64 บิต
IOMMU ^{[ d ]}			ไม่มีข้อมูล	เวอร์ชัน 2													ว1		เวอร์ชัน 2
BMI1 , AES-NI , CLMULและF16C			ไม่มีข้อมูล														ไม่มีข้อมูล
มอฟบี			ไม่มีข้อมูล														ไม่มีข้อมูล
AVIC , BMI2 , RDRANDและ MWAITX/MONITORX			ไม่มีข้อมูล														ไม่มีข้อมูล
SME ^{[ e ]} , TSME ^{[ e ]} , ADX , SHA , RDSEED , SMAP , SMEP , XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT, CLZERO และ PTE Coalescing			ไม่มีข้อมูล														ไม่มีข้อมูล
GMET , WBNOINVD, CLWB, QOS, PQE-BW, RDPID, RDPRU และ MCOMMIT			ไม่มีข้อมูล														ไม่มีข้อมูล
เอ็มพีเค , วีเอส			ไม่มีข้อมูล														ไม่มีข้อมูล
เอสจีเอ็กซ์			ไม่มีข้อมูล														ไม่มีข้อมูล
หน่วยประมวลผลทศลบต่อคอร์			1	0.5						1							1				0.5	1
ท่อต่อ FPU			2														2
ความกว้างท่อ FPU			128 บิต									256 บิต					80 บิต	128 บิต							256 บิต
ชุดคำสั่ง CPU ระดับSIMD			SSE4a ^{[ f ]}	เอวีเอ็กซ์				เอวีเอ็กซ์2							เอวีเอ็กซ์-512		เอสเอสเอสอี3	เอวีเอ็กซ์			เอวีเอ็กซ์2
3DNow!			3DNow!+	ไม่มีข้อมูล													ไม่มีข้อมูล
พรีเฟตช์/พรีเฟตช์ดับเบิลยู
จีเอฟเอ็นไอ			ไม่มีข้อมูล														ไม่มีข้อมูล
เอเอ็มเอ็กซ์			ไม่มีข้อมูล														ไม่มีข้อมูล
FMA4 , LWP, TBMและXOP			ไม่มีข้อมูล							ไม่มีข้อมูล							ไม่มีข้อมูล					ไม่มีข้อมูล
เอฟเอ็มเอ3			ไม่มีข้อมูล														ไม่มีข้อมูล
เอดีเอ็ม เอ็กซ์ดีเอ็นเอ			ไม่มีข้อมูล														ไม่มีข้อมูล
แคชข้อมูลL1 ต่อคอร์ (กิโลไบต์)			64	16				32									32
ความสัมพันธ์ของแคชข้อมูล L1 (วิธี)			2	4				8									8
แคชคำสั่ง L1 ต่อคอร์			1	0.5						1							1				0.5	1
แคชคำสั่ง L1 รวมสูงสุดของ APU (กิโลไบต์)			256	128		192				256					512	256	64		128		96	128
การเชื่อมโยงแคชคำสั่ง L1 (วิธี)			2			3				4		8					2				3	4			8
แคช L2ต่อคอร์			1	0.5						1							1				0.5	1
แคช L2 รวมสูงสุดของ APU (MiB)			4					2				4			16		1	2			1			2
การเชื่อมโยงแคช L2 (วิธี)			16							8							16					8
แคช L3 on-die สูงสุดต่อ CCX (MiB)			ไม่มีข้อมูล							4			16		32		ไม่มีข้อมูล						4
ขนาดแคช 3 มิติสูงสุดต่อ CCD (MiB)										ไม่มีข้อมูล					64	ไม่มีข้อมูล							ไม่มีข้อมูล
ขนาด แคช L3ใน CCD สูงสุดต่อ APU (MiB)										4		8	16		64								4
สูงสุด 3D V-Cache ทั้งหมดต่อ APU (MiB)										ไม่มีข้อมูล					64	ไม่มีข้อมูล							ไม่มีข้อมูล
ขนาดแคช L3 สูงสุด ต่อ APU (MiB)										ไม่มีข้อมูล													ไม่มีข้อมูล
ขนาด แคช L3รวมสูงสุดต่อ APU (MiB)										4		8	16		128								4
ความสัมพันธ์ของแคช L3 ของ APU (จำนวนครั้ง)										16													16
รูปแบบแคช L3										เหยื่อ													เหยื่อ
แคช L4สูงสุด			ไม่มีข้อมูล														ไม่มีข้อมูล
รองรับDRAMสูงสุด			DDR3 -1866		DDR3-2133			DDR3-2133 , DDR4-2400	DDR4-2400	DDR4-2933		DDR4-3200 , LPDDR4-4266		DDR5 -4800, LPDDR5 -6400	DDR5 -5200	DDR5 -5600, LPDDR5x -7500	DDR3L -1333	DDR3L-1600	DDR3L-1866		DDR3-1866 , DDR4-2400	DDR4-2400	DDR4-1600	DDR4-3200	แอลพีดีอาร์5-5500
จำนวนช่อง DRAMสูงสุดต่อ APU			2														1					2	1	2
แบนด์วิดท์DRAM สูงสุด(GB/s) ต่อ APU			29.866		34.132			38,400 บาท		46.932		68.256		102.400	83.200	120,000 บาท	10.666	12,800 บาท	14.933		19.200	38,400 บาท	12,800 บาท	51.200	88,000 บาท
สถาปัตยกรรมไมโครของ GPU			เทราสเกล 2 (VLIW5)	เทราสเกล 3 (VLIW4)		GCN รุ่นที่ 2		GCN เจนเนอเรชั่นที่ 3		GCN เจนเนอเรชั่นที่ 5 ^{[ 4 ]}				อาร์ดีเอ็นเอ 2		อาร์ดีเอ็นเอ 3	เทราสเกล 2 (VLIW5)	GCN รุ่นที่ 2			GCN เจนเนอเรชั่นที่ 3 ^{[ 4 ]}	GCN เจนเนอเรชั่นที่ 5			อาร์ดีเอ็นเอ 2
ชุดคำสั่ง GPU			ชุดคำสั่งTeraScale			ชุดคำสั่ง GCN								ชุดคำสั่ง RDNA			ชุดคำสั่งTeraScale	ชุดคำสั่ง GCN							ชุดคำสั่ง RDNA
ความเร็วสัญญาณนาฬิกาพื้นฐานสูงสุดของ GPU (MHz)			600	800	844	866		1108		1250	1400	2100		2400	400		538	600	?	847	900	1200	600	1300	ปี ค.ศ. 1900
ประสิทธิภาพสูงสุดของ GPU พื้นฐาน(GFLOPS) ^{[ g ]}			480	614.4	648.1	886.7		1134.5		1760	1971.2	2150.4		3686.4	102.4		86	?	?	?	345.6	460.8	230.4	1331.2	486.4
เอ็นจิ้น 3 มิติ^{[ h ]}			สูงสุด 400:20:8	สูงสุด 384:24:6		สูงสุด 512:32:8				จนถึง 704:44:16 ^{[ 5 ]}		สูงสุด 512:32:8		768:48:8	128:8:4		80:8:4	128:8:4			สูงสุด 192:12:8	สูงสุด 192:12:4	192:12:4	สูงสุด 512:?	128:??
เอ็นจิ้น 3 มิติ^{[ h ]}			IOMMUv1			ไอโอเอ็มเอ็มยูวี2											IOMMUv1		?		ไอโอเอ็มเอ็มยูวี2
ตัวถอดรหัสวิดีโอ			ยูวีดี 3.0			ยูวีดี 4.2		ยูวีดี 6.0		VCN 1.0 ^{[ 6 ]}		VCN 2.1 ^{[ 7 ]}	VCN 2.2 ^{[ 7 ]}	วีซีเอ็น 3.1		?	ยูวีดี 3.0	ยูวีดี 4.0	ยูวีดี 4.2		ยูวีดี 6.2	วีซีเอ็น 1.0			วีซีเอ็น 3.1
ตัวเข้ารหัสวิดีโอ			ไม่มีข้อมูล	วีซีอี 1.0		วีซีอี 2.0		วีซีอี 3.1		VCN 1.0 ^{[ 6 ]}		VCN 2.1 ^{[ 7 ]}	VCN 2.2 ^{[ 7 ]}	วีซีเอ็น 3.1		?	ไม่มีข้อมูล	วีซีอี 2.0			วีซีอี 3.4	วีซีเอ็น 1.0			วีซีเอ็น 3.1
เอดีเอ็ม ฟลูอิด โมชั่น
การประหยัดพลังงาน GPU			พาวเวอร์เพลย์	พาวเวอร์จูน													พาวเวอร์เพลย์	พาวเวอร์จูน^{[ 8 ]}
ทรูออดิโอ			ไม่มีข้อมูล			^{[ 9 ]}							?				ไม่มีข้อมูล
ฟรีซิงค์			ไม่มีข้อมูล			1 2											ไม่มีข้อมูล	1 2
HDCP ^{[ i ]}			?			1.4				2.2				2.3			?	1.4				2.2			2.3
PlayReady ^{[ i ]}			ไม่มีข้อมูล							3.0 ยังไม่พร้อมใช้งาน							ไม่มีข้อมูล					3.0 ยังไม่พร้อมใช้งาน
จอแสดงผลที่รองรับ^{[ j ]}			2–3	2–4				3		3 (เดสก์ท็อป) 4 (มือถือ, ฝังตัว)		4					2				3	4		4
`/drm/radeon`^{[ k ]}^{[ 11 ]}^{[ 12 ]}									ไม่มีข้อมูล												ไม่มีข้อมูล
`/drm/amdgpu`^{[ k ]}^{[ 13 ]}			ไม่มีข้อมูล			^{[ 14 ]}											ไม่มีข้อมูล	^{[ 14 ]}

↑สำหรับรถขุดรุ่น FM2+: A8-7680, A6-7480 และ Athlon X4 845
↑คอมพิวเตอร์ส่วนบุคคล (PC) จะถือเป็นโหนดหนึ่ง
↑ APU คือการรวม CPU และ GPU เข้าด้วยกัน โดยทั้งสองส่วนมีคอร์
↑ต้องใช้เฟิร์มแวร์ที่รองรับ
1 2ต้องได้รับการสนับสนุนจากเฟิร์มแวร์
↑ไม่มี SSE4 ไม่มี SSSE3
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA
↑เชเดอร์แบบรวม :หน่วยการแมปพื้นผิว :หน่วยเอาต์พุตการเรนเดอร์
1.2 ในการเล่นเนื้อหาวิดีโอที่มีการป้องกัน จำเป็นต้องมีการ์ด ระบบปฏิบัติการ ไดรเวอร์ และแอปพลิเคชันที่รองรับ นอกจากนี้ยังต้องใช้จอแสดงผลที่รองรับ HDCP ด้วย HDCP เป็นข้อบังคับสำหรับการส่งออกรูปแบบเสียงบางรูปแบบ ซึ่งทำให้การตั้งค่ามัลติมีเดียมีข้อจำกัดเพิ่มเติม
↑หากต้องการต่อจอแสดงผลมากกว่าสองจอ แผงเพิ่มเติมจะต้องรองรับ DisplayPort ในตัว ^{[ 10 ]}หรืออาจใช้ตัวแปลง DisplayPort เป็น DVI/HDMI/VGA แบบแอคทีฟก็ได้
1.2 DRM ( Direct Rendering Manager ) เป็นส่วนประกอบหนึ่งของเคอร์เนลลินุกซ์ การสนับสนุนในตารางนี้หมายถึงเวอร์ชันล่าสุด

ภาพรวม API กราฟิก

ตารางต่อไปนี้แสดง APIด้านกราฟิกและการประมวลผลที่รองรับในสถาปัตยกรรมไมโคร GPU ของ ATI/AMD โปรดทราบว่าซีรี่ส์แบรนด์หนึ่งอาจรวมถึงชิปรุ่นเก่ากว่าด้วย

ชิปซีรี่ส์	สถาปัตยกรรมระดับจุลภาค	เยี่ยม	APIที่รองรับ					การสนับสนุน AMD	ปีที่เปิดตัว	แนะนำโดย
			การเรนเดอร์			การคำนวณ / ROCm
			วัลคาน^{[ 15 ]}	OpenGL ^{[ 16 ]}	ไดเร็กต์3ดี	เอชเอสเอ	โอเพ่นซีแอล
สิ่งมหัศจรรย์	ท่อคงที่^[ก]	1000 นาโนเมตร800 นาโนเมตร	ไม่มีข้อมูล	ไม่มีข้อมูล	ไม่มีข้อมูล	ไม่มีข้อมูล	ไม่มีข้อมูล	สิ้นสุดแล้ว	พ.ศ. 2529	โซลูชันกราฟิก
แมช		800 นาโนเมตร600 นาโนเมตร			ไม่มีข้อมูล				1991	มัค8
ความโกรธ 3 มิติ		500 นาโนเมตร			5.0				พ.ศ. 2539	ความโกรธ 3 มิติ
เรจ โปร		350 นาโนเมตร		1.1	6.0				พ.ศ. 2540	เรจ โปร
เรจ 128		250 นาโนเมตร		1.2	6.0				1998	เรจ 128 GL/VR
100 แรนด์		180 นาโนเมตร150 นาโนเมตร		1.3	7.0				2000	เรเดียน
฿200	ไปป์ไลน์พิกเซลและเวอร์เท็กซ์ที่ตั้งโปรแกรมได้	150 นาโนเมตร		1.3	8.1				2001	เรเดียน 8500
300 แรนด์		150 นาโนเมตร130 นาโนเมตร110 นาโนเมตร		2.0 ^[ข]	9.0 11 ( FL 9_2 )				2002	การ์ดจอ Radeon 9700
อาร์420		130 นาโนเมตร110 นาโนเมตร			9.0b 11 (FL 9_2)				2004	เรเดียน เอ็กซ์800
อาร์520		90 นาโนเมตร80 นาโนเมตร			9.0c 11 (FL 9_3)				2548	เรเดียน X1800
600 แรนด์	เทราสเกล 1	80 นาโนเมตร65 นาโนเมตร		3.3	10.0 11 (FL 10_0)		ATI Stream		2007	การ์ดจอ Radeon HD 2900 XT
RV670		55 นาโนเมตร			10.1 11 (FL 10_1)		แอป ATI Stream ^{[ 17 ]}		2007	การ์ดจอ Radeon HD 3850/3870
RV770		55 นาโนเมตร40 นาโนเมตร			10.1 11 (FL 10_1)		1.0		2008	การ์ดจอ Radeon HD 4850/4870
เอเวอร์กรีน	เทราสเกล 2	40 นาโนเมตร		4.5 (Linux 4.2-4.6) ^{[ 18 ]}^{[ 19 ]}^{[ 20 ]}^{[ c ]}	11 (FL 11_0)		1.2		2009	การ์ดจอ Radeon HD 5850/5870
หมู่เกาะทางเหนือ	เทราสเกล 2 เทราสเกล 3	40 นาโนเมตร		4.5 (Linux 4.2-4.6) ^{[ 18 ]}^{[ 19 ]}^{[ 20 ]}^{[ c ]}	11 (FL 11_0)		1.2		2010	การ์ดจอ Radeon HD 6850/6870 การ์ดจอ Radeon HD 6950/6970
หมู่เกาะทางใต้	GCN ^{รุ่นที่} 1	28 นาโนเมตร	1.0 (Windows) 1.3 (ลินุกซ์) ^{[ 21 ]}	4.6	11 (FL 11_1) 12 (FL11_1)		1.2 2.0 เป็นไปได้		2012	การ์ดจอ Radeon HD 7950/7970
หมู่เกาะทะเล	GCN รุ่น^{ที่ 2}		1.2 (Windows) 1.3 (ลินุกซ์)		11 (FL 12_0) 12 (FL 12_0)		2.0 (1.2 ใน MacOS, Linux) 2.1 เบต้าใน Linux ROCm 2.2 เป็นไปได้		2013	การ์ดจอ Radeon HD 7790
หมู่เกาะภูเขาไฟ	GCN เจนเนอเรชั่น^{ที่ 3}		1.2 (Windows) 1.4 (ลินุกซ์) ^{[ 22 ]}						2014	การ์ดจอ Radeon R9 285
หมู่เกาะอาร์กติก	GCN เจนเนอเรชั่น^{ที่ 4}	28 นาโนเมตร14 นาโนเมตร	1.4					ได้รับการสนับสนุน	2016	การ์ดจอ Radeon RX 480
โพลาริส	GCN เจนเนอเรชั่น^{ที่ 4}	28 นาโนเมตร14 นาโนเมตร							2017	การ์ดจอ Radeon 520/530 Radeon RX 530/550/570/580
เวก้า	GCN เจนเนอเรชั่น^{ที่ 5}	14 นาโนเมตร7 นาโนเมตร			11 (FL 12_1) 12 (FL 12_1)				2017	การ์ดจอ Radeon Vega รุ่น Frontier
นาวี	อาร์ดีเอ็นเอ	7 นาโนเมตร			11 (FL 12_1) 12 (FL 12_1)				2019	การ์ดจอ Radeon RX 5700 (XT)
นาวี 2x	อาร์ดีเอ็นเอ 2	7 นาโนเมตร6 นาโนเมตร			11 (FL 12_1) 12 (FL 12_2)				2020	การ์ดจอ Radeon RX 6800 (XT)
นาวี 3x	อาร์ดีเอ็นเอ 3	6 นาโนเมตร5 นาโนเมตร							2022	การ์ดจอ Radeon RX 7900 XT(X)
นาวี 4x	อาร์ดีเอ็นเอ 4	4 นาโนเมตร							2025	การ์ดจอ Radeon RX 9070 (XT)

↑การ์ดจอ Radeon 7000 Series มี Pixel Shader ที่ตั้งโปรแกรมได้ แต่ไม่รองรับ DirectX 8 หรือ Pixel Shader 1.0 อย่างสมบูรณ์ โปรดดูบทความเกี่ยวกับ Pixel Shader ของ R100
↑ชุดภาพเหล่านี้ไม่เป็นไปตามมาตรฐาน OpenGL 2+ อย่างสมบูรณ์ เนื่องจากฮาร์ดแวร์ไม่รองรับพื้นผิวประเภทที่ไม่ใช่กำลังสอง (NPOT) ทุกประเภท
↑การปฏิบัติตามมาตรฐาน OpenGL 4+ จำเป็นต้องรองรับเชเดอร์ FP64 ซึ่งเชเดอร์เหล่านี้ได้รับการจำลองขึ้นในชิป TeraScale บางรุ่นโดยใช้ฮาร์ดแวร์ 32 บิต

^{[ 23 ]}^{[ 24 ]}^{[ 25 ]}

โปรเซสเซอร์เดสก์ท็อปที่มีกราฟิก 3 มิติ

APU หรือ Radeon Graphics

Lynx: "Llano" (2011)

ซ็อกเก็ตFM1
ซีพียู: คอร์ K10 (หรือHuskyหรือK10.5 ) พร้อม สถาปัตยกรรม Stars ที่ได้รับการปรับปรุง ไม่มีแคช L3
- แคช L1: ข้อมูล 64 KB ต่อคอร์ และแคชคำสั่ง 64 KB ต่อคอร์
- แคช L2: 512 KB สำหรับรุ่น dual-core, 1 MB สำหรับรุ่น tri-core และ quad-core
- MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , NX bit , AMD64 , Cool'n'Quiet , AMD -V
GPU: TeraScale 2 (Evergreen) ; รุ่น A และ E ทุกรุ่นมีกราฟิกในตัวระดับRedwood ( BeaverCreekสำหรับรุ่น dual-core และWinterParkสำหรับรุ่น quad-core) รุ่น Sempron และ Athlon ไม่มีกราฟิกในตัว^{[ 26 ]}
รายชื่อ GPU แบบฝังตัว
รองรับDIMM สูงสุดสี่ตัว ที่มีหน่วยความจำDDR3-1866
ผลิต ด้วยกระบวนการ SOI ของ GlobalFoundries ที่ความละเอียด 32 นาโนเมตร; ขนาดชิป :228 มม. ^²โดยมีทรานซิสเตอร์ 1.178 พันล้านตัว^{[ 27 ]}^{[ 28 ]}
5 GT/s UMI
ตัวควบคุมPCIe 2.0ในตัว
บางรุ่นรองรับเทคโนโลยี Turbo Core เพื่อการทำงานของ CPU ที่เร็วขึ้น เมื่อข้อกำหนดด้านความร้อนเอื้ออำนวย
เมนบอร์ดบางรุ่นรองรับเทคโนโลยี Hybrid Graphics เพื่อช่วยเสริมการทำงานของการ์ดจอแยก Radeon HD 6450, 6570 หรือ 6670 ซึ่งคล้ายกับเทคโนโลยี Hybrid CrossFireX ที่มีอยู่ในชิปเซ็ต AMD 700 และ 800

แบบจำลอง^{[หมายเหตุ 1 ]}	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขกล่อง	หมายเลขชิ้นส่วน
				คอร์(เธรด)	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
				คอร์(เธรด)	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
เซมพรอน X2 198	2012	SOI 32 นาโนเมตร	แอลเอ็น-บี0	2 (2)	2.5	ไม่มีข้อมูล	หน่วยความจำ 64 KB ข้อมูล64 KB ต่อคอร์	2×512 KB	ไม่มีข้อมูล				1600	65	SD198XOJGXBOX	SD198XOJZ22GX
แอธลอน II X2 221	2012			2 (2)	2.8			2×512 KB					1600		AD221XOJGXBOX	AD221XOJZ22GX
แอธลอน II X4 631	2012			4 (4)	2.6			4×1 MB					1866		AD631XOJGXBOX	AD631XOJZ43GX
แอธลอน II X4 631	15 ส.ค. 2554				2.6									100	AD631XOJGXBOX	AD631XWNZ43GX
แอธลอน II X4 638	8 กุมภาพันธ์ 2555				2.7									65	AD638XOJGXBOX	AD638XOJZ43GX
แอธลอน II X4 641	8 กุมภาพันธ์ 2555				2.8									100	AD641XWNGXBOX	AD641XWNZ43GX
แอธลอน II X4 651	14 พฤศจิกายน 2554				3.0										AD651XWNGXBOX	AD651XWNZ43GX
แอธลอน II X4 651K	2012				3.0										AD651KWNGXBOX	AD651KWNZ43GX
อี2-3200	2011			2 (2)	2.4			2×512 KB	เอชดี 6370ดี	160:8:4	443	141.7	1600	65	ED3200OJGXBOX	ED3200OJZ22GX ED3200OJZ22HX
เอ4-3300	7 กันยายน 2554				2.5				เอชดี 6410ดี		443	141.7			AD3300OJGXBOX AD3300OJHXBOX	AD3300OJZ22GX AD3300OJZ22HX
เอ4-3400	7 กันยายน 2554				2.7						600	192			AD3400OJGXBOX AD3400OJHXBOX	AD3400OJZ22GX AD3400OJZ22HX
เอ4-3420	20 ธันวาคม 2554				2.8						600	192			ไม่มีข้อมูล	AD3420OJZ22HX
เอ6-3500	17 ส.ค. 2554			3 (3)	2.1	2.4		3×1 MB	เอชดี 6530ดี	320:16:8	443	283.5	1866		AD3500OJGXBOX	AD3500OJZ33GX
เอ6-3600	17 ส.ค. 2554			4 (4)	2.1	2.4		4×1 MB							AD3600OJGXBOX	AD3600OJZ43GX
เอ6-3620	20 ธันวาคม 2554				2.2	2.5									AD3620OJGXBOX	AD3620OJZ43GX
เอ6-3650	30 มิถุนายน 2554				2.6	ไม่มีข้อมูล								100	AD3650WNGXBOX	AD3650WNZ43GX
เอ6-3670เค	20 ธันวาคม 2554				2.7	ไม่มีข้อมูล								100	AD3670WNGXBOX	AD3670WNZ43GX
เอ8-3800	17 ส.ค. 2554				2.4	2.7			เอชดี 6550ดี	400:20:8	600	480		65	AD3800OJGXBOX	AD3800OJZ43GX
เอ8-3820	20 ธันวาคม 2554				2.5	2.8								65	AD3820OJGXBOX	AD3820OJZ43GX
เอ8-3850	30 มิถุนายน 2554				2.9	ไม่มีข้อมูล								100	AD3850WNGXBOX	AD3850WNZ43GX
เอ8-3870เค	20 ธันวาคม 2554				3.0	ไม่มีข้อมูล								100	AD3870WNGXBOX	AD3870WNZ43GX

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

↑รุ่นที่มีคำต่อท้าย "K" จะมีตัวคูณที่ปลดล็อคแล้วและ GPU ที่สามารถโอเวอร์คล็อกได้

ราศีกันย์: "ทรินิตี้" (2012)

ผลิต ด้วยกระบวนการ SOI ของ GlobalFoundries ที่ความละเอียด32 นาโนเมตร
ซ็อกเก็ตFM2
ซีพียู: ไพล์ไดรเวอร์
- แคช L1: ข้อมูล 16 KB ต่อคอร์ และคำสั่ง 64 KB ต่อโมดูล
GPU TeraScale 3 (VLIW4)
ขนาดแม่พิมพ์:246 มม. ^² , ทรานซิสเตอร์ 1.303 พันล้านตัว^{[ 30 ]}
รองรับ DIMM สูงสุดสี่ตัวที่มีหน่วยความจำ DDR3-1866
5 GT/s UMI
หน่วยประมวลผลกราฟิก (GPU) (บนสถาปัตยกรรม VLIW4) รองรับคำสั่ง: DirectX 11, OpenGL 4.2, DirectCompute , Pixel Shader 5.0, Blu-ray 3D , OpenCL 1.2, AMD Stream , UVD 3
มาพร้อมคอนโทรลเลอร์ PCIe 2.0ในตัวและเทคโนโลยี Turbo Core เพื่อการทำงานของ CPU/GPU ที่เร็วขึ้น เมื่อเงื่อนไขด้านความร้อนเอื้ออำนวย
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4a , SSE4.1 , SSE4.2 , AMD64 , AMD-V , AES , CLMUL , AVX , XOP , FMA3 , FMA4 , F16C , ^{[ 31 ]} ABM , BMI1 , TBM
รุ่น Sempron และ Athlon ไม่มีกราฟิกการ์ดในตัว
บางรุ่นรองรับเทคโนโลยี Hybrid Graphics เพื่อช่วยการ์ดกราฟิกแยก Radeon HD 7350, 7450, 7470, 7550, 7570, 7670 ^{[ 32 ]}^{[ 33 ]}อย่างไรก็ตาม พบว่าสิ่งนี้ไม่ได้ช่วยปรับปรุงประสิทธิภาพกราฟิกเร่งความเร็ว 3 มิติเสมอไป^{[ 34 ]}^{[ 35 ]}

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขกล่อง	หมายเลขชิ้นส่วน^{[ 36 ]}
				[โมดูล/ FPU ] แกน / เธรด	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
				[โมดูล/ FPU ] แกน / เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
เซมพรอน X2 240 ^{[ 37 ]}		32 นาโนเมตร	ทีเอ็น-เอ1	[1]2	2.9	3.3	หน่วยความจำ 64 KB ต่อโมดูลข้อมูล16 KB ต่อคอร์	1 MB	ไม่มีข้อมูล				1600	65		SD240XOKA23HJ
แอธลอน X2 340 ^{[ 38 ]}	ตุลาคม 2555			[1]2	3.2	3.6		1 MB					1600			AD340XOKA23HJ
แอธลอน X4 730	1 ตุลาคม 2555			[2]4	2.8	3.2		2×2 MB					1866			AD730XOKA44HJ
แอธลอน X4 740	ตุลาคม 2555				3.2	3.7									AD740XOKHJBOX	AD740XOKA44HJ
แอธลอน X4 750K	ตุลาคม 2555				3.4	4.0								100	AD750KWOHJBOX	AD750KWOA44HJ
ไฟร์โปร เอ300	7 ส.ค. 2555				3.4	4.0			ไฟร์โปร	384:24:8 6 CU	760	583.6		65		AWA300OKA44HJ
ไฟร์โปร เอ320	7 ส.ค. 2555				3.8	4.2			ไฟร์โปร	384:24:8 6 CU	800	614.4		100		AWA320WOA44HJ
เอ4-5300	1 ตุลาคม 2555			[1]2	3.4	3.6		1 MB	เอชดี 7480ดี	128:8:4 2 CU	723	185	1600	65	AD5300OKHJBOX	AD5300OKA23HJ
เอ4-5300บี	ตุลาคม 2555				3.4	3.6			เอชดี 7480ดี	128:8:4 2 CU	723	185	1600			AD530BOKA23HJ
เอ6-5400เค	1 ตุลาคม 2555				3.6	3.8			เอชดี 7540ดี	192:12:4 3 CU	760	291.8	1866		AD540KOKHJBOX	AD540KOKA23HJ
เอ6-5400บี	ตุลาคม 2555				3.6	3.8			เอชดี 7540ดี	192:12:4 3 CU	760	291.8				AD540BOKA23HJ
เอ8-5500	1 ตุลาคม 2555			[2]4	3.2	3.7		2×2 MB	เอชดี 7560ดี	256:16:8 4 CU	760	389.1			AD5500OKHJBOX	AD5500OKA44HJ
เอ8-5500บี	ตุลาคม 2555				3.2	3.7										AD550BOKA44HJ
เอ8-5600เค	1 ตุลาคม 2555				3.6	3.9								100	AD560KWOHJBOX	AD560KWOA44HJ
เอ10-5700					3.4	4.0			เอชดี 7660ดี	384:24:8 6 CU	760	583.6		65	AD5700OKHJBOX	AD5700OKA44HJ
เอ10-5800เค					3.8	4.2					800	614.4		100	AD580KWOHJBOX	AD580KWOA44HJ
เอ10-5800บี	ตุลาคม 2555				3.8	4.2					800	614.4		100		AD580BWOA44HJ

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"ริชแลนด์" (2013)

ผลิต ด้วยกระบวนการ SOI ของ GlobalFoundries ที่ความละเอียด32 นาโนเมตร
ซ็อกเก็ตFM2
ซีพียูแบบสองหรือสี่คอร์ที่ใช้สถาปัตยกรรมไมโคร ไพล์ไดรเวอร์
- ขนาดแม่พิมพ์:246 มม. ^² , ทรานซิสเตอร์ 1.303 พันล้านตัว^{[ 39 ]}
- แคช L1: ข้อมูล 16 KB ต่อคอร์ และคำสั่ง 64 KB ต่อโมดูล
- MMX, SSE, SSE2 , SSE3 , SSSE3, SSE4a , SSE4.1, SSE4.2, AMD64 , AMD-V , AES , AVX , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , TBM , Turbo Core 3.0, บิต NX , PowerNow!
จีพี
- สถาปัตยกรรมTeraScale 3
- ตัวเร่งความเร็วสื่อ HD, กราฟิกไฮบริด AMD

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขกล่อง	หมายเลขชิ้นส่วน
				[โมดูล/ FPU ] แกน / เธรด	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
				[โมดูล/ FPU ] แกน / เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
เซมพรอน X2 250 ^{[ 37 ]}		32 นาโนเมตร	อาร์แอล-เอ1	[1]2	3.2	3.6	หน่วยความจำ 64 KB ต่อโมดูลข้อมูล16 KB ต่อคอร์	1 MB	ไม่มีข้อมูล					65		SD250XOKA23HL
แอธลอน X2 350 ^{[ 40 ]}					3.5	3.9							1866			AD350XOKA23HL
แอธลอน X2 370K	มิถุนายน 2556				4.0	4.2									AD370KOKHLBOX	AD370KOKA23HL
แอธลอน X4 750	ตุลาคม 2556			[2]4	3.4	4.0		2×2 MB								AD750XOKA44HL
แอธลอน X4 760K	มิถุนายน 2556				3.8	4.1								100	AD760KWOHLBOX	AD760KWOA44HL
FX-670K ^{[ 41 ]}	มีนาคม 2557 (ผู้ผลิตดั้งเดิม)				3.7	4.3								65		FD670KOKA44HL
เอ4-4000	พฤษภาคม 2556			[1]2	3.0	3.2		1 MB	เอชดี 7480ดี	128:8:4 2 CU	720	184.3	1333		AD4000OKHLBOX	AD4000OKA23HL
เอ4-4020	มกราคม 2557				3.2	3.4			เอชดี 7480ดี		720	184.3	1333		AD4020OKHLBOX	AD4020OKA23HL
เอ4-6300	กรกฎาคม 2556				3.7	3.9			เอชดี 8370ดี		760	194.5	1600		AD6300OKHLBOX	AD6300OKA23HL
เอ4-6300บี	กรกฎาคม 2556				3.7	3.9										AD630BOKA23HL
เอ4-6320	ธันวาคม 2556				3.8	4.0									AD6320OKHLBOX	AD6320OKA23HL
เอ4-6320บี	มีนาคม 2557															AD632BOKA23HL
เอ4-7300	สิงหาคม 2557								เอชดี 8470ดี	192:12:4 3 CU	800	307.2				AD7300OKA23HL
เอ4 โปร-7300บี	สิงหาคม 2557															AD730BOKA23HL
เอ6-6400บี	4 มิถุนายน 2556				3.9	4.1							1866			AD640BOKA23HL
เอ6-6400เค	4 มิถุนายน 2556				3.9	4.1									AD640KOKHLBOX	AD640KOKA23HL
เอ6-6420บี	มกราคม 2557				4.0	4.2										AD642BOKA23HL
เอ6-6420เค	มกราคม 2557				4.0	4.2									AD642KOKHLBOX	AD642KOKA23HL
เอ8-6500ที	18 ก.ย. 2556			[2]4	2.1	3.1		2×2 MB	เอชดี 8550ดี	256:16:8 4 CU	720	368.6		45	AD650TYHHLBOX	AD650TYHA44HL
เอ8-6500	4 มิถุนายน 2556				3.5	4.1			เอชดี 8570ดี		800	409.6		65	AD6500OKHLBOX	AD6500OKA44HL
เอ8-6500บี					3.5	4.1					800	409.6		65		AD650BOKA44HL
เอ8-6600เค					3.9	4.2					844	432.1		100	AD660KWOHLBOX	AD660KWOA44HL
เอ10-6700ที	18 ก.ย. 2556				2.5	3.5			เอชดี 8650ดี	384:24:8 6 CU	720	552.9		45	AD670TYHHLBOX	AD670TYHA44HL
เอ10-6700	4 มิถุนายน 2556				3.7	4.3			เอชดี 8670ดี		844	648.1		65	AD6700OKHLBOX	AD6700OKA44HL
เอ10-6790บี	29 ตุลาคม 2556				4.0									100	AD679KWOHLBOX	AD679KWOA44HL
เอ10-6790เค	28 ตุลาคม 2556				4.0											AD679BWOA44HL
เอ10-6800เค	4 มิถุนายน 2556				4.1	4.4							2133		AD680KWOHLBOX	AD680KWOA44HL
เอ10-6800บี	4 มิถุนายน 2556				4.1	4.4							2133			AD680BWOA44HL

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"คาบินี" (2013, SoC )

ผลิตด้วยกรรมวิธี 28 นาโนเมตร โดยGlobalFoundries
ซ็อกเก็ต AM1หรือที่รู้จักกันในชื่อ ซ็อกเก็ต FS1b (แพลตฟอร์ม AM1)
ซีพียู 2 ถึง 4 คอร์ ( สถาปัตยกรรมไมโคร Jaguar )
แคช L1: ข้อมูล 32 KB ต่อคอร์ และคำสั่ง 32 KB ต่อคอร์
MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4a , SSE4.1 , SSE4.2 , AMD64 , AVX , F16C , CLMUL , AES , MOVBE (คำสั่งย้ายข้อมูลแบบ Big-Endian), XSAVE/XSAVEOPT, ABM , BMI1 , รองรับAMD-V
ชิป SoC พร้อมหน่วยความจำในตัว, PCIe, พอร์ต USB 3.0 จำนวน 2 พอร์ต, พอร์ต USB 2.0 จำนวน 6 พอร์ต, พอร์ต Gigabit Ethernet และพอร์ต SATA III (6 Gb /s) จำนวน 2 พอร์ต
GPU ที่ใช้สถาปัตยกรรมGraphics Core Next (GCN)

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขกล่อง	หมายเลขชิ้นส่วน
				คอร์(เธรด)	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
				คอร์(เธรด)	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
แอธลอน X4 530		28 นาโนเมตร	เคบี-เอ1	4 (4)	2.00	ไม่มีข้อมูล	หน่วยความจำ 32 KB ข้อมูล32 KB ต่อคอร์	2 MB	ไม่มีข้อมูล				1600 ช่องสัญญาณเดียว	25		AD530XJAH44HM
แอธลอน X4 550				4 (4)	2.20			2 MB	ไม่มีข้อมูล				1600 ช่องสัญญาณเดียว			AD550XJAH44HM
เซมพรอน 2650	9 เมษายน 2557			2 (2)	1.45			1 MB	R3 (HD 8240)	128:8:4 2 CU	400	102.4	1333 ช่องสัญญาณเดียว		SD2650JAHMBOX	SD2650JAH23HM
เซมพรอน 3850				4 (4)	1.30			2 MB	R3 (HD 8280)		450	115.2	1600 ช่องสัญญาณเดียว		SD3850JAHMBOX	SD3850JAH44HM
แอธลอน 5150					1.60				R3 (HD 8400)		600	153.6			AD5150JAHMBOX	AD5150JAH44HM
แอธลอน 5350					2.05										AD5350JAHMBOX	AD5350JAH44HM
แอธลอน 5370	กุมภาพันธ์ 2559				2.20											AD5370JAH44HM

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"กาเวรี" (2014) และ "โกดาวารี" (2015)

ผลิตด้วยกระบวนการ 28 นาโน เมตร โดยGlobalFoundries
ซ็อกเก็ต FM2 + ^{[ 42 ]}รองรับPCIe 3.0
ซีพียูแบบสองหรือสี่คอร์ที่ใช้สถาปัตยกรรมไมโคร Steamroller
- รุ่น Kaveri refresh มีชื่อรหัสว่า Godavari ^{[ 43 ]}
ขนาดแม่พิมพ์:245 มม. ^² ทรานซิสเตอร์2.41 พันล้านตัว ^{[ 44 ]}
แคช L1: ข้อมูล 16 KB ต่อคอร์ และคำสั่ง 96 KB ต่อโมดูล
MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , TBM , แกนเทอร์โบ
หน่วยประมวลผล (CU) จำนวน 3 ถึง 8 หน่วย ที่ใช้ สถาปัตยกรรมไมโคร GCN เจนเนอเรชั่นที่ 2 ; ^{[ 45 ]}หน่วยประมวลผล (CU) 1 หน่วย ประกอบด้วยตัวประมวลผล Shader แบบรวม 64 ตัว : หน่วยแมปปิ้งพื้นผิว (TMU) 4 หน่วย : หน่วยเอาต์พุตการเรนเดอร์ (ROP) 1 หน่วย
สถาปัตยกรรมระบบแบบผสมผสาน - ช่วยให้สามารถคัดลอกข้อมูลเป็นศูนย์ได้ผ่านการส่งผ่านตัวชี้
บล็อก SIP : ตัวถอดรหัสวิดีโอแบบรวม , เอ็นจิ้นการ ^{เข้ารหัส}วิดีโอ , TrueAudio [ ^{46 ]}
ตัวควบคุมหน่วยความจำDDR3แบบดูอัลแชนเนล (2× 64 บิต)
หน่วยประมวลผลร่วมARM Cortex-A5แบบกำหนดเองที่รวมเข้าด้วยกัน^{[ 47 ]}พร้อมส่วนขยายความปลอดภัยTrustZone ^{[ 48 ]}ในรุ่น APU บางรุ่น ยกเว้นรุ่น Performance APU ^{[ 49 ]}
บางรุ่นรองรับเทคโนโลยี Hybrid Graphics โดยใช้การ์ดกราฟิกแยก Radeon R7 240 หรือ R7 250 ^{[ 50 ]}
ตัวควบคุมการแสดงผล : AMD Eyefinity 2, รองรับ 4K Ultra HD, รองรับ DisplayPort 1.2 ^{[ 51 ]}

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขกล่อง	หมายเลขชิ้นส่วน
				[โมดูล/ FPU ] แกน / เธรด	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
				[โมดูล/ FPU ] แกน / เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
แอธลอน X2 450 ^{[ 40 ]}	31 กรกฎาคม 2557	28 นาโนเมตร	เควี-เอ1	[1]2	3.5	3.9	หน่วยความจำ 96 KB ต่อโมดูลข้อมูล16 KB ต่อคอร์	1 MB	ไม่มีข้อมูล				1866	65		AD450XYBI23JA
แอธลอน X4 830	2018			[2]4	3.0	3.4		2×2 MB					2133			AD830XYBI44JA
แอธลอน X4 840 ^{[ 40 ]}	สิงหาคม 2557				3.1	3.8									AD840XYBJABOX	AD840XYBI44JA
แอธลอน X4 850	2015		จีวี-เอ1		3.2											AD835XACI43KA
แอธลอน X4 860K	สิงหาคม 2557		เควี-เอ1		3.7	4.0								95	AD860KXBJABOX AD860KWOHLBOX AD860KXBJASBX	AD860KXBI44JA
แอธลอน X4 870K	ธันวาคม 2558		จีวี-เอ1		3.9	4.1									AD870KXBJCSBX	AD870KXBI44JC
แอธลอน X4 880K	1 มีนาคม 2559		จีวี-เอ1		4.0	4.2									AD880KXBJCSBX
FX-770K ^{[ 52 ]}	ธันวาคม 2014		เควี-เอ1		3.5	3.9								65		FD770KYBI44JA
เอ4 โปร-7350บี	31 กรกฎาคม 2557			[1]2	3.4	3.8		1 MB	อาร์5	192:12:8 3 CU	514	197.3	1866			AD735BYBI23JA
โปร A4-8350B	29 ก.ย. 2558				3.5	3.9				256:16:8 4 CU	757	387.5				AD835BYBI23JC
เอ6-7400เค	31 กรกฎาคม 2557				3.5	3.9					756	387			AD740KYBJABOX	AD740KYBI23JA
เอ6 โปร-7400บี	31 กรกฎาคม 2557				3.5	3.9					756	387				AD740BYBI23JA
เอ6-7470เค	2 กุมภาพันธ์ 2559		จีวี-เอ1		3.7	4.0					800	409.6	2133		AD747KYBJCBOX	AD747KYBI23JC
โปร A6-8550B	29 ก.ย. 2558		จีวี-เอ1		3.7	4.0					800	409.6				AD855BYBI23JC
A8-7500 ^{[ 53 ]}^{[ 54 ]}	2014		เควี-เอ1	[2]4	3.0	3.7		2×2 MB	อาร์7	384:24:8 6 CU	720	552.9				AD7500YBI44JA
เอ8-7600	31 กรกฎาคม 2557				3.1	3.8									AD7600YBJABOX	AD7600YBI44JA
เอ8 โปร-7600บี	31 กรกฎาคม 2557				3.1											AD760BYBI44JA
เอ8-7650เค	7 มกราคม 2558				3.3									95	AD765KXBJABOX AD765KXBJASBX	AD765KXBI44JA
เอ8-7670เค	20 กรกฎาคม 2558		จีวี-เอ1		3.6	3.9					757	581.3		95	AD767KXBJCSBX AD767KXBJCBOX	AD767KXBI44JC
โปร A8-8650B	29 ก.ย. 2558		จีวี-เอ1		3.2	3.9					757	581.3		65		AD865BYBI44JC
เอ10-7700เค	14 มกราคม 2557		เควี-เอ1		3.4	3.8					720	552.9		95	AD770KXBJABOX	AD770KXBI44JA
เอ10-7800	31 กรกฎาคม 2557				3.5	3.9				512:32:8 8 CU		737.2		65	AD7800YBJABOX	AD7800YBI44JA
เอ10 โปร-7800บี	31 กรกฎาคม 2557				3.5	3.9								65		AD780BYBI44JA
เอ10-7850เค	14 มกราคม 2557				3.7	4.0								95	AD785KXBJABOX	AD785KXBI44JA
เอ10 โปร-7850บี	31 กรกฎาคม 2557				3.7									95		AD785BXBI44JA
เอ10-7860เค	2 กุมภาพันธ์ 2559		จีวี-เอ1		3.6						757	775.1		65	AD786KYBJABOX AD786KYBJCSBX	AD786KYBI44JC
เอ10-7870เค	28 พฤษภาคม 2558				3.9	4.1					866	886.7		95	AD787KXDJCBOX AD787KXDJCSBX	AD787KXDI44JC
เอ10-7890เค	1 มีนาคม 2559				4.1	4.3					866	886.7		95	AD789KXDJCHBX	AD789KXDI44JC
โปร A10-8750B	29 ก.ย. 2558				3.6	4.0					757	775.1		65		AD875BYBI44JC
โปร A10-8850B	29 ก.ย. 2558				3.9	4.1					800	819.2		95		AD885BXBI44JC
แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	[โมดูล/หน่วยประมวลผลทศนิยม] คอร์/เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล (GFLOPS) ^{[ b ]}	รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขกล่อง	หมายเลขชิ้นส่วน
				[โมดูล/หน่วยประมวลผลทศนิยม] คอร์/เธรด	อัตราความเร็วสัญญาณนาฬิกา (GHz)		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล (GFLOPS) ^{[ b ]}
				ซีพียู					จีพี

1 2 AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
1.2 ประสิทธิภาพ ความแม่นยำเดี่ยว คำนวณจากความเร็วสัญญาณ นาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"คาริโซ" (2016)

กระบวนการผลิต : 28 นาโนเมตร โดยGlobalFoundries
ซ็อกเก็ตFM2+หรือAM4รองรับPCIe 3.0
ซีพียูแบบสองหรือสี่คอร์ที่ใช้สถาปัตยกรรมไมโครExcavator
ขนาดแม่พิมพ์:250.04 มม. ^² , ทรานซิสเตอร์ 3.1 พันล้านตัว^{[ 55 ]}
แคช L1: ข้อมูล 32 KB ต่อคอร์ และ คำสั่ง 96 KB ต่อโมดูล
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , BMI2 , TBM , RDRAND , Turbo Core
ตัวควบคุมหน่วยความจำ DDR3 หรือ DDR4แบบช่องสัญญาณเดียวหรือสองช่องสัญญาณ
GPU รุ่นที่สาม ที่ใช้สถาปัตยกรรม GCN ( Radeon M300 )
ตัวประมวลผล ร่วม ARM Cortex-A5แบบกำหนดเองแบบบูรณาการ^{[ 47 ]}พร้อมส่วนขยายความปลอดภัยTrustZone ^{[ 48 ]}^{[ 49 ]}

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซ็อกเก็ต	ซีพียู					จีพี				การสนับสนุนหน่วยความจำ	ทีดีพี(หญิง)	หมายเลขกล่อง^[ก]	หมายเลขชิ้นส่วน
					[โมดูล/ FPU ] แกน / เธรด	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ b ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ c ]}
					[โมดูล/ FPU ] แกน / เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ c ]}
แอธลอน X4 835		28 นาโนเมตร	ซีซีเอ1	เอฟเอ็ม2+	[2]4	3.1		หน่วยความจำ 96 KB ต่อโมดูลข้อมูล32 KB ต่อคอร์	2×1 MB	ไม่มีข้อมูล				DDR3-2133	65		AD835XACI43KA
แอธลอน X4 845	2 กุมภาพันธ์ 2559				[2]4	3.5	3.8		2×1 MB	ไม่มีข้อมูล						AD845XYBJCSBX AD845XACKASBX	AD845XACI43KA
เอ6-7480	ตุลาคม 2561				[1]2				1 MB	อาร์5	384:24:8 6 CU	900	691.2			AD7480ACABBOX	AD7480ACI23AB
A8-7680 ^{[ 56 ]}	ตุลาคม 2561				[2]4				2×1 MB	อาร์7	384:24:8 6 CU	900	691.2			AD7680ACABBOX	AD7680ACI43AB
โปร A6-8570E	ตุลาคม 2559			เอเอ็ม4	[1]2	3.0	3.4		1 MB	อาร์5	256:16:4 4 CU	800	409.6	DDR4-2400	35		AD857BAHM23AB
โปร A6-8570					[1]2	3.5	3.8		1 MB	อาร์5	384:24:6 6 CU	1029	790.2		65		AD857BAGM23AB
โปร A10-8770E					[2]4	2.8	3.5		2×1 MB	อาร์7		847	650.4		35		AD877BAHM44AB
โปร A10-8770						3.5	3.8					1029	790.2		65		AD877BAGM44AB
โปร A12-8870E						2.9	3.8				512:32:8 8 CU	900	921.6		35		AD887BAHM44AB
โปร A12-8870						3.7	4.2				512:32:8 8 CU	1108	1134.5		65		AD887BAUM44AB

↑หากมีกระติกน้ำแข็งให้ใช้ด้วย
↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"บริสตอล ริดจ์" (2016)

ผลิตด้วยกรรมวิธี 28 นาโนเมตร โดยGlobalFoundries
ซ็อกเก็ต AM4รองรับPCIe 3.0
ซีพียู " Excavator+ " สองหรือสี่ คอร์
แคช L1: ข้อมูล 32 KB ต่อคอร์ และคำสั่ง 96 KB ต่อโมดูล
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , BMI2 , TBM , RDRAND , Turbo Core
ตัวควบคุมหน่วยความจำDDR4แบบดูอัลแชนเนล
PCI Express 3.0 x8 (ไม่รองรับการแยกช่องสัญญาณ ต้องใช้สวิตช์ PCI-e สำหรับการกำหนดค่าอื่นที่ไม่ใช่ x8)
PCI Express 3.0 x4 ใช้เป็นช่องทางเชื่อมต่อกับชิปเซ็ตภายนอก (อุปกรณ์เสริม)
4x USB 3.1 Gen 1
หน่วยเก็บข้อมูล: 2x SATAและ 2x NVMeหรือ 2x PCI Express
GPU ที่ใช้GCNรุ่นที่สาม^{[ 57 ]}พร้อมการถอดรหัสVP9 แบบไฮบริด

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR4	ทีดีพี(หญิง)	หมายเลขกล่อง^[ก]	หมายเลขชิ้นส่วน
				[โมดูล/ FPU ] แกน / เธรด	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ b ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ c ]}
				[โมดูล/ FPU ] แกน / เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ c ]}
แอธลอน X4 940 ^{[ 58 ]}	27 กรกฎาคม 2560	28 นาโนเมตร	บีอาร์-เอ1	[2]4	3.2	3.6	หน่วยความจำ 96 KB ต่อโมดูลข้อมูล32 KB ต่อคอร์	2×1 MB	ไม่มีข้อมูล				2400	65	AD940XAGABBOX	AD940XAGM44AB
แอธลอน X4 950 ^{[ 59 ]}					3.5	3.8									AD950XAGABBOX	AD950XAGM44AB
แอธลอน X4 970 ^{[ 60 ]}					3.8	4.0									AD970XAUABBOX	AD970XAUM44AB
A6-9400 ^{[ 61 ]}	16 มีนาคม 2562			[1]2	3.4	3.7		1 MB	อาร์5	192:12:4 3 CU	720	276.4			AD9400AGABBOX	AD9400AGM23AB
A6-9500E ^{[ 62 ]}	5 กันยายน 2559				3.0	3.4				256:16:4 4 CU	800	409.6		35	AD9500AHABBOX	AD9500AHM23AB
Pro A6-9500E ^{[ 63 ]}	3 ตุลาคม 2559				3.0	3.4				256:16:4 4 CU	800	409.6		35		AD950BAHM23AB
A6-9500 ^{[ 64 ]}	5 กันยายน 2559				3.5	3.8				384:24:6 6 CU	1029	790.2		65	AD9500AGABBOX	AD9500AGM23AB
โปร A6-9500 ^{[ 65 ]}	3 ตุลาคม 2559				3.5	3.8				384:24:6 6 CU	1029	790.2				AD950BAGM23AB
A6-9550 ^{[ 66 ]}	27 กรกฎาคม 2560				3.8	4.0				256:16:4 4 CU	800	409.6			AD9550AGABBOX	AD9550AGM23AB
A8-9600 ^{[ 67 ]}	5 กันยายน 2559			[2]4	3.1	3.4		2×1 MB	อาร์7	384:24:6 6 CU	900	691.2			AD9600AGABBOX	AD9600AGM44AB
โปร A8-9600 ^{[ 68 ]}	3 ตุลาคม 2559				3.1	3.4					900	691.2				AD960BAGM44AB
A10-9700E ^{[ 69 ]}	5 กันยายน 2559				3.0	3.5					847	650.4		35	AD9700AHABBOX	AD9700AHM44AB
โปร A10-9700E ^{[ 70 ]}	3 ตุลาคม 2559				3.0	3.5					847	650.4		35		AD970BAHM44AB
A10-9700 ^{[ 71 ]}	5 กันยายน 2559				3.5	3.8					1029	790.2		65	AD9700AGABBOX	AD9700AGM44AB
โปร A10-9700 ^{[ 72 ]}	3 ตุลาคม 2559				3.5	3.8					1029	790.2		65		AD970BAGM44AB
A12-9800E ^{[ 73 ]}	5 กันยายน 2559				3.1	3.8				512:32:8 ^{[ 74 ]} 8 CU	900	921.6		35	AD9800AHABBOX	AD9800AUM44AB
โปร A12-9800E ^{[ 75 ]}	3 ตุลาคม 2559				3.1	3.8					900	921.6		35		AD980BAHM44AB
A12-9800 ^{[ 76 ]}	5 กันยายน 2559				3.8	4.2					1108	1134.5		65	AD9800AUABBOX	AD9800AUM44AB
โปร A12-9800 ^{[ 77 ]}	3 ตุลาคม 2559				3.8	4.2					1108	1134.5		65		AD980BAUM44AB

↑หากมีกระติกน้ำแข็งให้ใช้ด้วย
↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"เรเวน ริดจ์" (2018)

ผลิตด้วยกรรมวิธี 14 นาโนเมตร โดยGlobalFoundries
ทรานซิสเตอร์ : 4.94 พันล้าน
ขนาด แม่พิมพ์ : 210 มม. ^²
ซ็อกเก็ต AM4
แกนประมวลผล Zen CPU
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , FMA3 , F16C , ABM , BMI1 , BMI2 , RDRAND , Turbo Core
ตัวควบคุมหน่วยความจำDDR4แบบดูอัลแชนเนล
หน่วยประมวลผลกราฟิก (GPU) รุ่นที่ห้าที่ใช้สถาปัตยกรรมGCN
วิดีโอคอร์เน็กซ์ (VCN) 1.0

คุณสมบัติทั่วไปของAPU เดสก์ท็อปRaven Ridgeที่ใช้สถาปัตยกรรมZen :

ซ็อกเก็ ต: AM4
ซีพียูทุกรุ่นรองรับหน่วยความจำ DDR4-2666 (DDR4-2933 สำหรับ Ryzen ) ในโหมดDual-channel
แคช L1 : 96 KB ( ข้อมูล 32 KB + คำสั่ง 64 KB) ต่อคอร์
แคช L2: 512 KB ต่อคอร์
ซีพียูทุกตัวรองรับPCIe 3.0 จำนวน 16 เลน
ประกอบด้วยGPU GCN เจเนเรชั่นที่ 5 ในตัว
กระบวนการผลิต: GlobalFoundries 14LP

แบบอย่าง	ซีพียู				จีพี				ทีดีพี	วันที่วางจำหน่าย	ราคาเปิดตัว
	คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	แบบอย่าง	การกำหนดค่า^{[ i ]}	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ ii ]}
	คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	แบบอย่าง	การกำหนดค่า^{[ i ]}	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ ii ]}
แอธลอน 200GE	2 (4)	3.2	ไม่มีข้อมูล	4 MB	เวก้า 3	192:12:4 3 CU	1000	384	35 วัตต์	6 กันยายน 2561	55 ดอลลาร์สหรัฐ^{[ 78 ]}
แอธลอน โปร 200GE		3.2								6 กันยายน 2561	OEM
แอธลอน 220GE		3.4								21 ธันวาคม 2561	65 ดอลลาร์สหรัฐ^{[ 79 ]}
แอธลอน 240GE		3.5								21 ธันวาคม 2561	75 ดอลลาร์สหรัฐ^{[ 79 ]}
แอธลอน 300GE		3.4					1100	424.4		7 กรกฎาคม 2562	OEM
แอธลอน โปร 300GE		3.4								30 ก.ย. 2562
แอธลอน 320GE		3.5								7 กรกฎาคม 2562
แอธลอน 3000G		3.5								19 พฤศจิกายน 2562	49 ดอลลาร์สหรัฐ^{[ 80 ]}
แอธลอน ซิลเวอร์ 3050GE		3.4								21 กรกฎาคม 2563	OEM
Ryzen 3 Pro 2100GE ^{[ 81 ]}		3.2					1000	384		2019
ซีพียู Ryzen 3 2200GE	4 (4)		3.6		เวก้า 8	512:32:16 8 CU	1100	1126		19 เมษายน 2561
ซีพียู Ryzen 3 Pro 2200GE			3.6							10 พฤษภาคม 2561
ซีพียู Ryzen 3 2200G		3.5	3.7						65 วัตต์	12 กุมภาพันธ์ 2561	99 ดอลลาร์สหรัฐ^{[ 82 ]}
ซีพียู Ryzen 3 Pro 2200G		3.5	3.7						65 วัตต์	10 พฤษภาคม 2561	OEM
เรซัน 5 2400GE	4 (8)	3.2	3.8		RX Vega 11	704:44:16 11 CU	1250	1760	35 วัตต์	19 เมษายน 2561
ซีพียู Ryzen 5 Pro 2400GE		3.2	3.8		เวก้า 11				35 วัตต์	10 พฤษภาคม 2561
ซีพียู Ryzen 5 2400G		3.6	3.9		RX Vega 11				65 วัตต์	12 กุมภาพันธ์ 2561	169 ดอลลาร์สหรัฐ^{[ 82 ]}
ซีพียู Ryzen 5 Pro 2400G		3.6	3.9		เวก้า 11				65 วัตต์	10 พฤษภาคม 2561	OEM

↑เชเดอร์แบบรวม :หน่วยการแมปพื้นผิว :หน่วยเอาต์พุตการเรนเดอร์และหน่วยประมวลผล (CU)
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"ปิกัสโซ" (2019)

ผลิตด้วยกรรมวิธี 12 นาโนเมตร โดยGlobalFoundries
ทรานซิสเตอร์ : 4.94 พันล้าน
ขนาด แม่พิมพ์ : 210 มม. ^²
ซ็อกเก็ต AM4
แกนประมวลผล Zen+ CPU
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , FMA3 , F16C , ABM , BMI1 , BMI2 , RDRAND , Turbo Core
ตัวควบคุมหน่วยความจำDDR4แบบดูอัลแชนเนล
หน่วยประมวลผลกราฟิก (GPU) รุ่นที่ห้าที่ใช้สถาปัตยกรรมGCN
วิดีโอคอร์เน็กซ์ (VCN) 1.0

คุณสมบัติทั่วไปของAPU สำหรับเดสก์ท็อปที่ใช้สถาปัตยกรรมZen+ :

ซ็อกเก็ ต: AM4
ซีพียูทุกรุ่นรองรับDDR4-2933ใน โหมด ดูอัลแชนเนลในขณะที่Athlon Pro 300GEและAthlon Silver Pro 3125GEรองรับเฉพาะ DDR4-2666 เท่านั้น
แคช L1 : 96 KB ( ข้อมูล 32 KB + คำสั่ง 64 KB) ต่อคอร์
แคช L2: 512 KB ต่อคอร์
ซีพียูทุกตัวรองรับPCIe 3.0 จำนวน 16 เลน
ประกอบด้วยGPU GCN เจเนเรชั่นที่ 5 ในตัว
กระบวนการผลิต: GlobalFoundries 12LP

แบบอย่าง	ซีพียู				จีพี				ทีดีพี	วันที่วางจำหน่าย	ราคาเปิดตัว
	คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	แบบจำลอง^{[ i ]}	การกำหนดค่า^{[ ii ]}	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ iii ]}
	คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	แบบจำลอง^{[ i ]}	การกำหนดค่า^{[ ii ]}	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ iii ]}
แอธลอน โปร 300GE	2 (4)	3.4	ไม่มีข้อมูล	4 MB	เวก้า 3	192:12:4 3 CU	1100	424.4	35 วัตต์	30 ก.ย. 2562	OEM
Athlon Silver Pro 3125GE	2 (4)	3.4	ไม่มีข้อมูล		กราฟิกRadeon					21 กรกฎาคม 2563
แอธลอน โกลด์ 3150GE	4 (4)	3.3	3.8
แอธลอน โกลด์ โปร 3150GE		3.3	3.8
แอธลอน โกลด์ 3150 กรัม		3.5	3.9						65 วัตต์
แอธลอน โกลด์ โปร 3150G		3.5	3.9						65 วัตต์
ซีพียู Ryzen 3 3200GE		3.3	3.8		เวก้า 8	512:32:16 8 CU	1200	1228.8	35 วัตต์	7 กรกฎาคม 2562
ซีพียู Ryzen 3 Pro 3200GE		3.3	3.8				1200	1228.8	35 วัตต์	30 ก.ย. 2562
ซีพียู Ryzen 3 3200G		3.6	4.0				1250	1280	65 วัตต์	7 กรกฎาคม 2562	99 ดอลลาร์สหรัฐ^{[ 86 ]}
ซีพียู Ryzen 3 Pro 3200G		3.6	4.0				1250	1280	65 วัตต์	30 ก.ย. 2562	OEM
ซีพียู Ryzen 5 Pro 3350GE		3.3	3.9		กราฟิกRadeon	640:40:16 10 CU	1200	1536	35 วัตต์	21 กรกฎาคม 2563
ซีพียู Ryzen 5 Pro 3350G	4 (8)	3.6	4.0		กราฟิกRadeon	640:40:16 10 CU	1300	1830.4	65 วัตต์	21 กรกฎาคม 2563
ซีพียู Ryzen 5 3400GE		3.3			เวก้า 11	704:44:16 11 CU			35 วัตต์	7 กรกฎาคม 2562
ซีพียู Ryzen 5 Pro 3400GE		3.3			เวก้า 11				35 วัตต์	30 ก.ย. 2562
ซีพียู Ryzen 5 3400G		3.7	4.2		RX Vega 11		1400	1971.2	65 วัตต์	7 กรกฎาคม 2562	149 ดอลลาร์สหรัฐ^{[ 86 ]}
ซีพียู Ryzen 5 Pro 3400G		3.7	4.2		เวก้า 11		1400	1971.2	65 วัตต์	30 ก.ย. 2562	OEM

↑ตั้งแต่การเปิดตัวในปี 2020 AMDได้หยุดเรียกกราฟิกแบบรวมว่า "Vega" ดังนั้น iGPUที่ใช้ Vega ทั้งหมด จึงใช้ชื่อแบรนด์ว่า AMD Radeon Graphics (แทนที่จะเป็น Radeon Vega 3หรือ Radeon Vega 10 )^[⁸³^]^[⁸⁴^]^[⁸⁵^]
↑เชเดอร์แบบรวม :หน่วยการแมปพื้นผิว :หน่วยเอาต์พุตการเรนเดอร์และหน่วยประมวลผล (CU)
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"เรอนัวร์" (2020)

การผลิตขนาด 7 นาโนเมตรโดยTSMC
ซ็อกเก็ต AM4
ซีพียูZen 2สูงสุดแปด คอร์
ตัวควบคุมหน่วยความจำDDR4แบบดูอัลแชนเนล

คุณสมบัติทั่วไปของ APU Ryzen 4000 สำหรับเดสก์ท็อป:

ซ็อกเก็ ต: AM4
ซีพียูทุกตัวรองรับหน่วยความจำ DDR4 -3200 ในโหมดดูอัลแชนเนล
แคช L1 : 64 KB ( ข้อมูล 32 KB + คำสั่ง 32 KB) ต่อคอร์
แคช L2: 512 KB ต่อคอร์
ซีพียูทุกตัวรองรับPCIe 3.0 จำนวน 24 เลน โดย 4 เลนสงวนไว้สำหรับเชื่อมต่อกับชิปเซ็ต
ประกอบด้วยGPU GCN เจเนเรชั่นที่ 5 ในตัว
กระบวนการผลิต: TSMC 7FF

การสร้างแบรนด์และโมเดล		ซีพียู					จีพี				ทีดีพี	วันที่วางจำหน่าย	ราคาเปิดตัว
		คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	การกำหนดค่าหลัก^{[ i ]}	แบบอย่าง	นาฬิกา(GHz)	การกำหนดค่า^{[ ii ]}	กำลังประมวล ผล ^{[ iii ]} ( GFLOPS )
		คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	การกำหนดค่าหลัก^{[ i ]}	แบบอย่าง	นาฬิกา(GHz)	การกำหนดค่า^{[ ii ]}	กำลังประมวล ผล ^{[ iii ]} ( GFLOPS )
เรเดียนต์ 7	4700 กรัม^[ก]	8 (16)	3.6	4.4	8 MB	2 × 4	กราฟิกRadeon ^{[ b ]}	2.1	512:32:16 8 CU	2150.4	65 วัตต์	21 กรกฎาคม 2563	OEM
เรเดียนต์ 7	4700GE ^{[ a ]}	8 (16)	3.1	4.3		2 × 4		2.0	512:32:16 8 CU	2048	35 วัตต์	21 กรกฎาคม 2563	OEM
เรเดียนต์ 5	4600G ^{[ a ]}^{[ 87 ]}	6 (12)	3.7	4.2		2 × 3		1.9	448:28:14 7 CU	1702.4	65 วัตต์	21 ก.ค. 2020 (OEM) 4 เม.ย. 2022 (ค้าปลีก)	154 ดอลลาร์สหรัฐ
เรเดียนต์ 5	4600GE ^{[ a ]}	6 (12)	3.3	4.2		2 × 3		1.9	448:28:14 7 CU	1702.4	35 วัตต์	21 กรกฎาคม 2563	OEM
เรเดียนต์ 3	4300 กรัม^[ก]	4 (8)	3.8	4.0	4 MB	1 × 4		1.7	384:24:12 6 CU	1305.6	65 วัตต์
เรเดียนต์ 3	4300GE ^{[ a ]}	4 (8)	3.5	4.0	4 MB	1 × 4		1.7	384:24:12 6 CU	1305.6	35 วัตต์

↑แกนเชิงซ้อน (CCX) × แกนต่อ CCX
↑เชเดอร์แบบรวม :หน่วยการแมปพื้นผิว :หน่วยเอาต์พุตการเรนเดอร์และหน่วยประมวลผล (CU)
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

1 2 3 4 5 6รุ่นนี้ยังมีจำหน่ายในเวอร์ชัน PRO เช่น 4350GE,^{[ 88 ]} 4350G,^{[ 89 ]} 4650GE,^{[ 90 ]} 4650G,^{[ 91 ]} 4750GE,^{[ 92 ]} 4750G,^{[ 93 ]}ซึ่งวางจำหน่ายเมื่อวันที่ 21 กรกฎาคม 2020 สำหรับ OEM เท่านั้น รุ่นปรับปรุงใหม่ 4355GE, 4355G, 4655GE, 4655G วางจำหน่ายเมื่อวันที่ 11 พฤศจิกายน 2022^{[ 94 ]}
↑การ์ดจอออนบอร์ดทั้งหมดใช้ตราสินค้า AMD Radeon Graphics

"เซซานน์" (2021)

การผลิตขนาด 7 นาโนเมตรโดยTSMC
ซ็อกเก็ต AM4
ซีพียูZen 3สูงสุดแปด คอร์
ตัวควบคุมหน่วยความจำDDR4แบบดูอัลแชนเนล

คุณสมบัติทั่วไปของ APU Ryzen 5000 สำหรับเดสก์ท็อป:

ซ็อกเก็ ต: AM4
ซีพียูทุกตัวรองรับหน่วยความจำ DDR4 -3200 ในโหมดดูอัลแชนเนล
แคช L1 : 64 KB ( ข้อมูล 32 KB + คำสั่ง 32 KB) ต่อคอร์
แคช L2: 512 KB ต่อคอร์
ซีพียูทุกตัวรองรับPCIe 3.0 จำนวน 24 เลน โดย 4 เลนสงวนไว้สำหรับเชื่อมต่อกับชิปเซ็ต
ประกอบด้วยGPU GCN เจเนเรชั่นที่ 5 ในตัว
กระบวนการผลิต: TSMC 7FF

การสร้างแบรนด์และโมเดล		ซีพียู					จีพียู^[ก]			การแก้ปัญหาด้วยความร้อน	ทีดีพี	วันที่วางจำหน่าย	ราคาขายปลีกแนะนำ
		คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	การกำหนดค่าหลัก^{[ i ]}	นาฬิกา(MHz)	การกำหนดค่า^{[ ii ]}	กำลังประมวล ผล ^{[ iii ]} ( GFLOPS )
		คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	การกำหนดค่าหลัก^{[ i ]}	นาฬิกา(MHz)	การกำหนดค่า^{[ ii ]}	กำลังประมวล ผล ^{[ iii ]} ( GFLOPS )
เรเดียนต์ 7	5705G	8 (16)	3.8	4.6	16 MB	1 × 8	2000	512:32:8 8 CU	2048	ไม่มีข้อมูล	65 วัตต์
	5700 กรัม^[ข]		3.8							เรธ สเตลท์	65 วัตต์	13 เม.ย. 2564 (OEM), 5 ส.ค. 2564 (ค้าปลีก)	359 ดอลลาร์สหรัฐ
	5705GE		3.2							ไม่มีข้อมูล	35 วัตต์
	5700GE ^{[ b ]}		3.2							เรธ สเตลท์	35 วัตต์	13 เมษายน 2564	OEM
เรเดียนต์ 5	5600GT	6 (12)	3.6			1 × 6	ปี ค.ศ. 1900	448:28:8 7 CU	1702.4	เรธ สเตลท์	65 วัตต์	31 ม.ค. 2024 ^{[ 95 ]}	140 ดอลลาร์สหรัฐ
	5605G		3.9	4.4						ไม่มีข้อมูล
	5600 กรัม^[ข]		3.9							เรธ สเตลท์		13 เม.ย. 2564 (OEM), 5 ส.ค. 2564 (ค้าปลีก)	259 ดอลลาร์สหรัฐ
	5605GE		3.4							ไม่มีข้อมูล	35 วัตต์
	5600GE ^{[ b ]}		3.4							เรธ สเตลท์	35 วัตต์	13 เมษายน 2564	OEM
	5500GT		3.6							เรธ สเตลท์	65 วัตต์	31 ม.ค. 2024 ^{[ 95 ]}	125 ดอลลาร์สหรัฐ
เรเดียนต์ 3	5305G	4 (8)	4.0	4.2	8 MB	1 × 4	1700	384:24:8 6 CU	1305.6	ไม่มีข้อมูล
	5300 กรัม^[ข]		4.0							OEM		13 เมษายน 2564	OEM
	5305GE		3.6							ไม่มีข้อมูล	35 วัตต์
	5300GE ^{[ b ]}		3.6							OEM	35 วัตต์	13 เมษายน 2564	OEM

↑แกนคอมเพล็กซ์ (CCX) × แกนต่อ CCX
↑เชเดอร์แบบรวม :หน่วยการแมปพื้นผิว :หน่วยเอาต์พุตการเรนเดอร์และหน่วยประมวลผล (CU)
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

↑การ์ดจอออนบอร์ดทั้งหมดใช้ตราสินค้า AMD Radeon Graphics
1 2 3 4 5 6รุ่นนี้ยังมีจำหน่ายในเวอร์ชัน PRO เช่น 5350GE,^{[ 96 ]} 5350G,^{[ 97 ]} 5650GE,^{[ 98 ]} 5650G,^{[ 99 ]} 5750GE,^{[ 100 ]} 5750G,^{[ 101 ]}ซึ่งวางจำหน่ายเมื่อวันที่ 1 มิถุนายน 2021 รุ่นปรับปรุงใหม่ 5355GE, 5355G, 5655GE, 5655G, 5755GE, 5755G วางจำหน่ายเมื่อวันที่ 5 กันยายน 2024^{[ 102 ]}

"ฟีนิกซ์" (2024)

คุณสมบัติทั่วไปของ APU Ryzen 8000G สำหรับเดสก์ท็อป:

ขั้ว หลอด: AM5
ซีพียูทุกรุ่นรองรับ RAM DDR5 -5200 ใน โหมด Dual-channelสำหรับการกำหนดค่า 2x1R และ 2x2R แต่รองรับเฉพาะ DDR5 -3600 สำหรับ 4x1R และ 4x2R เท่านั้น
แคช L1 : 64 KB ( ข้อมูล 32 KB + คำสั่ง 32 KB) ต่อคอร์
แคช L2: 1 MB ต่อคอร์
รุ่นที่มี แกนประมวลผล Zen 4c (รหัสชื่อPhoenix 2 ) รองรับ ช่อง PCIe 4.0 จำนวน 14 ช่อง ในขณะที่รุ่นที่ไม่มีแกนประมวลผลดังกล่าวรองรับ 20 ช่อง โดย 4 ช่องนั้นสงวนไว้สำหรับเชื่อมต่อกับชิปเซ็ต
ประกอบด้วยGPU RDNA 3 ในตัว
รวมถึง XDNA AI Engine (Ryzen AI) ในรุ่นที่ไม่มีคอร์ Zen 4c
กระบวนการผลิต: TSMC 4 nm FinFET

การสร้างแบรนด์และโมเดล		ซีพียู							จีพี				ทีดีพี	การแก้ปัญหาด้วยความร้อน	วันที่วางจำหน่าย	ราคาขายปลีกแนะนำ
		คอร์ ( เธรด )			อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	การกำหนดค่าหลัก^{[ a ]}	แบบอย่าง	นาฬิกา(GHz)	กำลังประมวลผล กำลัง^[ข] ( GFLOPS )	ซีพียู Ryzen AI
		ทั้งหมด	เซน 4	เซน 4ซี	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	การกำหนดค่าหลัก^{[ a ]}	แบบอย่าง	นาฬิกา(GHz)	กำลังประมวลผล กำลัง^[ข] ( GFLOPS )	ซีพียู Ryzen AI
เรเดียนต์ 7	8700 กรัม^[ค]	8 (16)	8 (16)	ไม่มีข้อมูล	4.2	5.1	16 MB	1 × 8	780 เมตร 12 ลูกบาศก์นิ้ว	2.9	4513	ใช่	65 วัตต์	Wraith Spire (ก่อนวันที่ 1 สิงหาคม 2025) Wraith Stealth (ตั้งแต่วันที่ 1 สิงหาคม 2025) ^{[ 103 ]}	31 ม.ค. 2024 ^{[ 104 ]}	329 ดอลลาร์สหรัฐ
เรเดียนต์ 7	โปร 8700GE	8 (16)	8 (16)		3.6	5.1		1 × 8	780 เมตร 12 ลูกบาศก์นิ้ว	2.7	4201		35 วัตต์	ไม่มีข้อมูล	16 เม.ย. 2567	299 ดอลลาร์สหรัฐ
เรเดียนต์ 5	8600 กรัม^[ค]	6 (12)	6 (12)		4.3	5.0		1 × 6	760 ล้าน 8 ลูกบาศก์เมตร	2.8	2868		65 วัตต์	เรธ สเตลท์	31 ม.ค. 2024 ^{[ 104 ]}	229 ดอลลาร์สหรัฐ
	PRO 8600GE		6 (12)		3.9	5.0		1 × 6	760 ล้าน 8 ลูกบาศก์เมตร	2.6	2663		35 วัตต์	ไม่มีข้อมูล	16 เม.ย. 2567	OEM
	8500 กรัม^[ค]		2 (4)	4 (8)	4.1 / 3.2 ^[ง]	5.0 / 3.7 ^{[ e ]}		2 + 4	740 เมตร 4 ลูกบาศก์เมตร	2.8	1434	เลขที่	65 วัตต์	เรธ สเตลท์	31 มกราคม 2567	179 ดอลลาร์สหรัฐ
	8500GE ^{[ c ]}		2 (4)	4 (8)	3.9 / 3.1 ^{[ d ]}	5.0 / 3.7 ^{[ e ]}		2 + 4		2.8	1434		35 วัตต์	ไม่มีข้อมูล	16 เม.ย. 2567	OEM
เรเดียนต์ 3	8300 กรัม^[ค]	4 (8)	1 (2)	3 (6)	4.0 / 3.2 ^{[ d ]}	4.9 / 3.6 ^{[ e ]}	8 MB	1 + 3		2.6	1331		65 วัตต์	เรธ สเตลท์	มกราคม 2024 (OEM) / ไตรมาส 1 ปี 2024 (ค้าปลีก)	OEM / รอประกาศ
เรเดียนต์ 3	8300GE ^{[ c ]}	4 (8)	1 (2)	3 (6)	4.0 / 3.2 ^{[ d ]}	4.9 / 3.6 ^{[ e ]}	8 MB	1 + 3		2.6	1331		35 วัตต์	ไม่มีข้อมูล	16 เม.ย. 2567	OEM

↑คอร์คอมเพล็กซ์ (CCX) × คอร์ต่อ CCX หรือคอร์ Zen 4 + Zen 4c
↑ข้อผิดพลาดในการอ้างอิง: SFLOPSมีการเรียกใช้การอ้างอิงที่ระบุชื่อ แต่ไม่เคยมีการกำหนดค่า (ดูหน้าช่วยเหลือ )
1 2 3 4 5 6 รุ่น นี้ยังมีจำหน่ายในเวอร์ชัน PRO เช่น 8300G^{[ 105 ]} , 8300GE^{[ 106 ]} , 8500G^{[ 107 ]} , 8500GE^{[ 108 ]} , 8600G^{[ 109 ]} , 8700G^{[ 110 ]}
1 2 3ความถี่พื้นฐานของคอร์ Zen 4 / ความถี่พื้นฐานของคอร์ Zen 4c
1 2ความถี่บูสต์ของคอร์ Zen 4 / ความถี่บูสต์ของคอร์ Zen 4c

ซีพียู Ryzen AI ซีรี่ส์ 400 (2026)

Gorgon Point AM5 (AI 400 Series, Zen 5/RDNA3.5/XDNA2)

คุณสมบัติทั่วไปของ Ryzen AI 400 สำหรับเดสก์ท็อป APU: ^{[ 111 ]}^{[ 112 ]}

ขั้ว หลอด: AM5
ซีพียูทุกรุ่นรองรับ RAM DDR5 -5600 ใน โหมด Dual-channelสำหรับการกำหนดค่า 2x1R และ 2x2R แต่รองรับเฉพาะ DDR5 -3600 สำหรับ 4x1R และ 4x2R เท่านั้น
แคช L1: 80 KB ต่อคอร์
แคช L2: 1 MB ต่อคอร์
ประกอบด้วยGPU RDNA 3.5 ในตัว
รวมถึง เครื่องยนต์ XDNA 2 AI ( Ryzen AI )
กระบวนการผลิต: TSMC 4 nm FinFET

การสร้างแบรนด์และโมเดล		ซีพียู				จีพี			NPU ( Ryzen AI )	ทีดีพี	ปล่อย	ราคาขายปลีกแนะนำ
		คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3	จีพี
		คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3	แบบอย่าง	หน่วยกิต	นาฬิกา(GHz)
เรซซัน ไออี 7	( โปร ) 450 กรัม	8 (16)	2.0	5.1	16 MB	การ์ดจอ Radeon 860M	8	3.1	มากถึง 50 TOPS	65 วัตต์	2 มีนาคม 2569 (OEM)	OEM
เรซซัน ไออี 7	( โปร ) 450GE	8 (16)		5.1	16 MB	การ์ดจอ Radeon 860M	8	3.1		35 วัตต์
เรซซัน ไอไอ 5	( โปร ) 440 กรัม	6 (12)		4.8	16 MB	การ์ดจอ Radeon 840M	4	2.9		65 วัตต์
	( โปร ) 440GE			4.8	16 MB			2.9		35 วัตต์
	( โปร ) 435 กรัม			4.5	8 MB			2.8		65 วัตต์
	( โปร ) 435GE			4.5	8 MB			2.8		35 วัตต์

ไม่ใช่ผลิตภัณฑ์ที่มีตราสินค้า APU หรือ Radeon Graphics

"ราฟาเอล" (2022)

การผลิต 5 นาโนเมตร (CCD) และ 6 นาโนเมตร (cIOD) โดยTSMC
ซ็อกเก็ต AM5
ซีพียูZen 4มากถึงสิบหก คอร์
ตัวควบคุมหน่วยความจำDDR5แบบดูอัลแชนเนล
iGPUพื้นฐาน

คุณสมบัติทั่วไปของซีพียูเดสก์ท็อป Ryzen 7000:

ขั้ว หลอด: AM5
ซีพียูทุกรุ่นรองรับ RAM DDR5 -5200 ใน โหมด Dual-channelสำหรับการกำหนดค่า 2x1R และ 2x2R แต่รองรับเฉพาะ DDR5 -3600 สำหรับ 4x1R และ 4x2R เท่านั้น
ซีพียูทุกตัวรองรับPCIe 5.0 จำนวน 28 เลน โดย 4 เลนสงวนไว้สำหรับเชื่อมต่อกับชิปเซ็ต
ประกอบด้วยGPU RDNA 2 ในตัวบนชิป I/Oที่มี 2 CU และความเร็วสัญญาณนาฬิกา 400 MHz (พื้นฐาน) และ 2.2 GHz (บูสต์) ^{[ i ]}รุ่นที่มีคำต่อท้าย "F" ไม่มี iGPU
แคช L1 : 64 KB ( ข้อมูล 32 KB + คำสั่ง 32 KB) ต่อคอร์
แคช L2: 1 MB ต่อคอร์
กระบวนการผลิต: TSMC N5 FinFET (N6 FinFET สำหรับชิป I/O)

การสร้างแบรนด์และโมเดล		คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	ชิปเล็ต	การกำหนดค่าหลัก^{[ ii ]}	ทีดีพี	การแก้ปัญหาด้วยความร้อน	วันที่วางจำหน่าย	ราคาขายปลีกแนะนำ
การสร้างแบรนด์และโมเดล		คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	ชิปเล็ต	การกำหนดค่าหลัก^{[ ii ]}	ทีดีพี	การแก้ปัญหาด้วยความร้อน	วันที่วางจำหน่าย	ราคาขายปลีกแนะนำ
เรซิเดนซ์ 9	7950X3D	16 (32)	4.2	5.7	128 MB ^{[ iii ]}	2 × CCD 1 × I/OD	2 × 8	120 วัตต์	ไม่มีข้อมูล	28 กุมภาพันธ์ 2566	699 ดอลลาร์สหรัฐ
	7950X	16 (32)	4.5	5.7	64 MB		2 × 8	170 วัตต์		27 ก.ย. 2565	699 ดอลลาร์สหรัฐ
	7900X3D	12 (24)	4.4	5.6	128 MB ^{[ iii ]}		2 × 6	120 วัตต์		28 กุมภาพันธ์ 2566	599 ดอลลาร์สหรัฐ
	7900X		4.7	5.6	64 MB			170 วัตต์		27 ก.ย. 2565	549 ดอลลาร์สหรัฐ
	7900		3.7	5.4				65 วัตต์	ปริซึมวิญญาณ , ไม่มี^{[ iv ]}	10 มกราคม 2566	429 ดอลลาร์สหรัฐ^{[ 116 ]}
	โปร 7945		3.7	5.4				65 วัตต์	หอคอยเรธ , เรธ สเตลธ์^{[ iv ]}	13 มิถุนายน 2566	OEM
เรเดียนต์ 7	7800x3D	8 (16)	4.2	5.0	96 MB	1 × CCD 1 × I/OD	1 × 8	120 วัตต์	ไม่มีข้อมูล	6 เมษายน 2566	449 ดอลลาร์สหรัฐ
	7700X3D		4.0	4.5	96 MB			120 วัตต์		16 กรกฎาคม 2569	329 ดอลลาร์สหรัฐ^{[ 117 ]}
	7700X		4.5	5.4	32 MB			105 วัตต์		27 ก.ย. 2565	399 ดอลลาร์สหรัฐ
	7700		3.8	5.3				65 วัตต์	ปริซึมวิญญาณ , ไม่มี^{[ iv ]}	10 มกราคม 2566	329 ดอลลาร์สหรัฐ^{[ 116 ]}
	โปร 7745		3.8	5.3					หอคอยเรธ , เรธ สเตลธ์^{[ iv ]}	13 มิถุนายน 2566	OEM
เรเดียนต์ 5	7600X3D ^{[ 118 ]}^{[ 119 ]}	6 (12)	4.1	4.7	96 MB		1 × 6		ไม่มีข้อมูล	31 ส.ค. 2024 ^{[ v ]}	299 ดอลลาร์สหรัฐ
	7600X		4.7	5.3	32 MB			105 วัตต์	ไม่มีข้อมูล	27 ก.ย. 2565	299 ดอลลาร์สหรัฐ
	7600		3.8	5.1				65 วัตต์	เรธ สเตลท์	10 มกราคม 2566	229 ดอลลาร์สหรัฐ^{[ 116 ]}
	โปร 7645		3.8	5.1					หอคอยเรธ , เรธ สเตลธ์^{[ iv ]}	13 มิถุนายน 2566	OEM
	7500X3D		4.0	4.5	96 MB				ไม่มีข้อมูล	12 พฤศจิกายน 2025	OEM
	7500 องศาฟาเรนไฮต์		3.7	5.0	32 MB				เรธ สเตลท์	22 กรกฎาคม 2566	179 ดอลลาร์สหรัฐ^{[ 120 ]}
	7400F ^{[ vi ]}		3.7	4.7	32 MB					9 มกราคม 2025	849 หยวน (จีนแผ่นดินใหญ่) ^{[ 122 ]}^{[ 123 ]}เฉพาะ APJ
	7400 ^{[ vii ]}		3.3	4.3	16 MB					16 ก.ย. 2568	TBA ^{[ 124 ]}

↑ระบุตัวเองว่าเป็น "AMD Radeon Graphics" ดู RDNA 2 § หน่วยประมวลผลกราฟิกแบบรวม (iGPs )
↑แกนคอมเพล็กซ์ (CCX) × แกนต่อ CCX
1 2มีเพียง CCX ตัวเดียวจากสองตัวเท่านั้นที่มี 3D V-Cache เพิ่มเติมขนาด 64 MB^{[ 113 ]}เฉพาะ CCX ที่ไม่มี 3D V-Cache เท่านั้นที่จะสามารถทำความเร็วสัญญาณนาฬิกาบูสต์สูงสุดได้ ส่วน CCX ที่มี 3D V-Cache จะทำความเร็วสัญญาณนาฬิกาต่ำกว่า^{[ 114 ]}
1 2 3 4 5ในวันที่ 1 สิงหาคม พ.ศ. 2568 AMD ได้ลดระดับหรือหยุดการรวมพัดลมระบายความร้อนไว้ในบางรุ่น อันเป็นผลมาจากการเลิกผลิต Wraith Prism และ Wraith Spire^{[ 115 ]}
↑วันวางจำหน่ายในสหรัฐอเมริกา ซึ่งจำหน่ายผ่าน MicroCenter เท่านั้น^{[ 118 ]}ในยุโรป มีจำหน่ายเฉพาะในเยอรมนี และจำหน่ายผ่าน MindFactory เท่านั้น ซึ่งวางจำหน่ายเมื่อวันที่ 5 กันยายน 2024^{[ 119 ]}
↑รุ่น 7400F ใช้สารนำความร้อนระหว่างซิลิคอนและตัวกระจายความร้อน แบบรวม ในขณะที่รุ่น 7000 ซีรีส์อื่นๆ ทั้งหมดใช้สารนำความร้อน แบบบัดกรี แทน^{[ 121 ]}
↑มีรุ่น PRO ให้เลือกด้วย คือPRO 7445

Granite Ridge (ซีรี่ส์ 9000, ใช้สถาปัตยกรรม Zen 5/RDNA2, ปี 2024)

คุณสมบัติทั่วไปของซีพียูเดสก์ท็อป Ryzen 9000:

ขั้ว หลอด: AM5
ซีพียูทุกรุ่นรองรับ RAM DDR5 -5600 ใน โหมด Dual-channelสำหรับการกำหนดค่า 2x1R และ 2x2R แต่รองรับเฉพาะ DDR5 -3600 สำหรับ 4x1R และ 4x2R เท่านั้น
ซีพียูทุกตัวรองรับPCIe 5.0 จำนวน 28 เลน โดย 4 เลนสงวนไว้สำหรับเชื่อมต่อกับชิปเซ็ต
ประกอบด้วย GPU RDNA 2 ในตัวที่ มี 2 CU และความเร็วสัญญาณนาฬิกาพื้นฐานและบูสต์ที่ 0.4 GHz และ 2.2 GHz ตามลำดับ รุ่นที่มีคำต่อท้าย "F" จะไม่มี iGPU
แคช L1 : 80 KB (ข้อมูล 48 KB + คำสั่ง 32 KB) ต่อคอร์
แคช L2: 1 MB ต่อคอร์
รุ่นที่มีคำต่อท้าย "X3D" ประกอบด้วย 3D V-Cache รุ่นที่ 2 ในรูปแบบของชิปแคชขนาด 64 MB ซึ่งเสริมแคช L3 ของ CCD หนึ่งตัว^{[ 125 ]}
รุ่นที่มีคำต่อท้าย "X3D2" หรือมีตราสินค้าเป็น "Dual Edition" ประกอบด้วย 3D V-Cache รุ่นที่ 2 ในรูปแบบของชิปแคช 64 MB สองตัว (รวมเป็น 128 MB) ชิปละหนึ่งตัวต่อ CCD ซึ่งช่วยเสริมแคช L3 ของ CCD แต่ละตัว^{[ 126 ]}
กระบวนการผลิต: TSMC N4X FinFET ( N6 FinFET สำหรับชิป I/O)

การสร้างแบรนด์และแบบจำลอง		คอร์ ( เธรด )	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช L3 (ทั้งหมด)	ทีดีพี	ชิปเล็ต	การกำหนดค่าหลัก^{[ i ]}	การแก้ปัญหาด้วยความร้อน	วันที่วางจำหน่าย	ราคาเปิดตัว(MSRP)
การสร้างแบรนด์และแบบจำลอง		คอร์ ( เธรด )	ฐาน	บูสต์	แคช L3 (ทั้งหมด)	ทีดีพี	ชิปเล็ต	การกำหนดค่าหลัก^{[ i ]}	การแก้ปัญหาด้วยความร้อน	วันที่วางจำหน่าย	ราคาเปิดตัว(MSRP)
เรซิเดนซ์ 9	9950X3D2 Dual Edition ^{[ 126 ]}	16 (32)	4.3	5.6	192 MB ^{[ ii ]}	200 วัตต์	2 × CCD 1 × I/OD	2 × 8	ไม่มีข้อมูล	22 เมษายน 2569	899 ดอลลาร์สหรัฐ
	9950X3D ^{[ 127 ]}^{[ 128 ]}			5.7	128 MB ^{[ iii ]}	170 วัตต์				วันที่ 12 มีนาคม พ.ศ. 2568	699 ดอลลาร์สหรัฐ
	PRO 9965X3D			5.5	128 MB ^{[ iii ]}					30 มิถุนายน 2569	OEM
	โปร 9965			5.5	64 MB					30 มิถุนายน 2569	OEM
	9950X ^{[ 130 ]}^{[ 131 ]}			5.7						15 สิงหาคม 2567	649 ดอลลาร์สหรัฐ
	โปร 9955	12 (24)	3.4	5.4		120 วัตต์		2 × 6		30 มิถุนายน 2569	OEM
	โปร 9945		3.4	5.4		65 วัตต์			เรธ สเตลท์	16 กันยายน 2025	OEM
	9900X3D ^{[ 127 ]}^{[ 128 ]}		4.4	5.5	128 MB ^{[ iii ]}	120 วัตต์			ไม่มีข้อมูล	วันที่ 12 มีนาคม พ.ศ. 2568	599 ดอลลาร์สหรัฐ
	9900X ^{[ 130 ]}^{[ 131 ]}		4.4	5.6	64 MB					15 สิงหาคม 2567	499 ดอลลาร์สหรัฐ
เรเดียนต์ 7	9850X3D ^{[ 132 ]}	8 (16)	4.7	5.6	96 MB		1 × CCD 1 × I/OD	1 × 8		29 มกราคม 2569	499 ดอลลาร์สหรัฐ
	9800X3D ^{[ 133 ]}^{[ 134 ]}^{[ iv ]}		4.7	5.2	96 MB					7 พฤศจิกายน 2024	479 ดอลลาร์สหรัฐ
	โปร 9755		3.8	5.4	32 MB	120 วัตต์				30 มิถุนายน 2569	OEM
	โปร 9745			5.4		65 วัตต์			เรธ สเตลท์	16 กันยายน 2025	OEM
	9700X ^{[ 130 ]}^{[ 131 ]}			5.5		65 วัตต์^{[ v ]}			ไม่มีข้อมูล	8 สิงหาคม 2567	359 ดอลลาร์สหรัฐ
	9700F ^{[ 135 ]}			5.5		65 วัตต์				16 กันยายน 2025	รอประกาศ
เรเดียนต์ 5	โปร 9655	6 (12)	3.9	5.4		120 วัตต์		1 × 6		30 มิถุนายน 2569	OEM
	9600X ^{[ 130 ]}^{[ 131 ]}^{[ vi ]}		3.9	5.4		65 วัตต์^{[ v ]}				8 สิงหาคม 2567	279 ดอลลาร์สหรัฐ
	9600 ^{[ 136 ]}		3.8	5.2		65 วัตต์			เรธ สเตลท์	19 กุมภาพันธ์ 2568	รอประกาศ
	9500F ^{[ 137 ]}		3.8	5.0		65 วัตต์			เรธ สเตลท์	16 กันยายน 2025	1,299 หยวน (CN ¥1,299)

↑แกนคอมเพล็กซ์ (CCX) × แกนต่อ CCX
↑ CCX ทั้งสองตัวมี 3D V-Cache
1 2มีเพียง CCX ตัวเดียวจากสองตัวเท่านั้นที่มี 3D V-Cache^{[ 129 ]}
↑รุ่นนี้ยังมีจำหน่ายในเวอร์ชัน PRO ในชื่อ PRO 9755X3Dด้วย
1 2 TDP กำหนดค่าได้ถึง 105 W
↑รุ่นนี้ยังมีจำหน่ายในเวอร์ชัน PRO ในชื่อ PRO 9645ด้วย

APU เซิร์ฟเวอร์

Opteron X2100-series "เกียวโต" (2013) และ "สเต็ปป์ อีเกิล" (2016)

การผลิต 28 นาโนเมตร
ซ็อกเก็ตFT3 (BGA)
ซีพียู 4 คอร์ ( สถาปัตยกรรมไมโคร JaguarและPuma )
แคช L1: ข้อมูล 32 KB ต่อคอร์ และคำสั่ง 32 KB ต่อคอร์
MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4a , SSE4.1 , SSE4.2 , AVX , F16C , CLMUL, AES , MOVBE (คำสั่งย้ายข้อมูลแบบ Big-Endian), XSAVE/XSAVEOPT, ABM , BMI1 , รองรับAMD-V
ตัวควบคุมหน่วยความจำDDR3แบบช่องสัญญาณเดียว
เทคโนโลยี Turbo Dock, สถานะพลังงานต่ำ C6 และ CC6
หน่วยประมวลผลกราฟิก (GPU) ที่ใช้ สถาปัตยกรรม Graphics Core Next (GCN) รุ่นที่ 2

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ซีพียู				จีพี				รองรับหน่วยความจำDDR3	ทีดีพี(หญิง)	หมายเลขชิ้นส่วน	ราคาเปิดตัว( ดอลลาร์สหรัฐ )
			คอร์(เธรด)	นาฬิกา(GHz)	แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
			คอร์(เธรด)	นาฬิกา(GHz)	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
X1150 ^{[ 138 ]}	29 พฤษภาคม 2556 ^{[ 139 ]}	28 นาโนเมตร	4 (4)	2.0	หน่วยความจำ 32 KB ข้อมูล32 KB ต่อคอร์	2 MB	ไม่มีข้อมูล				1600	9 – 17	OX1150IPJ44HM	64 ดอลลาร์
เอ็กซ์2150	29 พฤษภาคม 2556 ^{[ 139 ]}			1.9			R3 (HD 8400)	128:8:4 2 CU	266 – 600	28.9	1600	11 – 22	OX2150IAJ44HM	99 ดอลลาร์
X2170	1 กันยายน 2559			2.4			อาร์5	128:8:4 2 CU	655 – 800	153.6	1866	11 – 25	OX2170IXJ44JB

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

Opteron X3000 ซีรีส์ "โตรอนโต" (2017)

การผลิต 28 นาโนเมตร
ซ็อกเก็ตFP4 (BGA)
คอร์ CPU สองหรือสี่คอร์ตามสถาปัตยกรรมไมโครExcavator ^{[ 140 ]}^{[ 141 ]}
แคช L1: ข้อมูล 32 KB ต่อคอร์ และคำสั่ง 96 KB ต่อโมดูล
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , BMI2 , TBM , RDRAND
ตัวควบคุมหน่วยความจำDDR4แบบดูอัลแชนเนล
หน่วยประมวลผลกราฟิก (GPU) ที่ใช้ สถาปัตยกรรม Graphics Core Next (GCN) รุ่นที่ 3

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู					จีพี				รองรับหน่วยความจำDDR4	ทีดีพี(หญิง)	หมายเลขชิ้นส่วน	ราคาเปิดตัว( ดอลลาร์สหรัฐ )
				[โมดูล/ FPU ] แกน / เธรด	อัตราความเร็วสัญญาณนาฬิกา ( GHz )		แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
				[โมดูล/ FPU ] แกน / เธรด	ฐาน	บูสต์	แอล1	แอล2	แบบอย่าง	การกำหนดค่า	นาฬิกา(MHz)	กำลังประมวล ผล ( GFLOPS ) ^{[ b ]}
X3216 ^{[ 141 ]}^{[ 142 ]}	มิถุนายน 2560	28 นาโนเมตร	01:00 น.	[1]2	1.6	3.0	หน่วยความจำ 96 KB ต่อโมดูลข้อมูล 32 KB ต่อคอร์	1 MB	อาร์5	256:16:4 4 CU	800	409.6	1600	12 – 15	OX3216AAY23KA	ผู้ผลิตอุปกรณ์ดั้งเดิม (OEM) สำหรับ HP
X3418 ^{[ 141 ]}^{[ 143 ]}				[2]4	1.8	3.2		2 MB	อาร์6	384:24:6 6 CU		614.4	2400	12 – 35	OX3418AAY43KA
X3421 ^{[ 141 ]}^{[ 144 ]}	มิถุนายน 2560			[2]4	2.1	3.4		2 MB	อาร์7	512:32:8 8 CU		819.2	2400	12 – 35	OX3421AAY43KA

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

โปรเซสเซอร์มือถือที่มีกราฟิก 3 มิติ

APU หรือ Radeon Graphics

ซาบีน: "ลลาโน" (2011)

ผลิต ด้วย กระบวนการSOI ของ GlobalFoundries ที่ความละเอียด 32 นาโนเมตร
ซ็อกเก็ตFS1
ซีพียูรุ่น อัพเกรดStars (สถาปัตยกรรม AMD 10h) ที่มีชื่อรหัสว่าHusky (K10.5) โดยไม่มีแคช L3 และมีกราฟิกในตัวระดับRedwood อยู่บนชิป
แคช L1: ข้อมูล 64 KB ต่อคอร์ และคำสั่ง 64 KB ต่อคอร์ ( BeaverCreekสำหรับรุ่น dual-core และWinterParkสำหรับรุ่น quad-core)
ตัวควบคุมPCIe 2.0ในตัว
จีพียู: เทราสเกล 2
บางรุ่นรองรับเทคโนโลยี Turbo Core เพื่อการทำงานของ CPU ที่เร็วขึ้น เมื่อข้อกำหนดด้านความร้อนเอื้ออำนวย
รองรับ หน่วยความจำ DDR3L -1333 แรงดัน 1.35 V นอกเหนือจากหน่วยความจำ DDR3 แรงดัน 1.5 V ทั่วไปที่ระบุไว้
2.5 GT/s UMI
MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , NX bit , AMD64 , AMD -V
พาวเวอร์นาว!

แบบอย่าง	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซีพียู						จีพี				DDR3 การสนับสนุนหน่วยความจำ	ทีดีพี (W)	หมายเลขชิ้นส่วน
				คอร์(เธรด)	นาฬิกา (GHz)	เทอร์โบ (GHz)	แคช^{[ a ]}			แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
				คอร์(เธรด)	นาฬิกา (GHz)	เทอร์โบ (GHz)	แอล1	แอล2	แอล3	แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
อี2-3000เอ็ม	2011 6/14	32 นาโนเมตร	บี0	2 (2)	1.8	2.4	หน่วยความจำ 64 KB ข้อมูล 64 KB ต่อคอร์	2 × 512KB	ไม่มีข้อมูล	เอชดี 6380จี	160:8:4	400	128	1333	35	EM3000DDX22GX

เอ4-3300เอ็ม	2011 6/14				1.9	2.5		2× 1MB		เอชดี 6480จี	240:12:4	444	213.1		35	AM3300DDX23GX
เอ4-3305เอ็ม	7 ธันวาคม 2554				1.9			2 × 512KB			160:8:4	593	189.7		35	AM3305DDX22GX
เอ4-3310เอ็มเอ็กซ์	2011 6/14				2.1			2× 1MB			240:12:4	444	213.1		45	AM3310HLX23GX
เอ4-3320เอ็ม	7 ธันวาคม 2554				2.0	2.6									35	AM3320DDX23GX
เอ4-3330เอ็มเอ็กซ์	7 ธันวาคม 2554				2.2										45	AM3330HLX23GX
เอ4-3330เอ็มเอ็กซ์					2.3			2 × 512KB			160:8:4	593	189.7		45	AM3330HLX23HX

เอ6-3400เอ็ม	2011 6/14			4 (4)	1.4	2.3		4× 1MB		เอชดี 6520จี	320:16:8	400	256		35	AM3400DDX43GX
เอ6-3410เอ็มเอ็กซ์	2011 6/14				1.6	2.3								1600	45	AM3410HLX43GX
เอ6-3420เอ็ม	7 ธันวาคม 2554				1.5	2.4								1333	35	AM3420DDX43GX
เอ6-3430เอ็มเอ็กซ์	7 ธันวาคม 2554				1.7	2.4								1600	45	AM3430HLX43GX

เอ8-3500เอ็ม	2011 6/14				1.5	2.4				เอชดี 6620จี	400:20:8	444	355.2	1333	35	AM3500DDX43GX
เอ8-3510เอ็มเอ็กซ์	2011 6/14				1.8	2.5								1600	45	AM3510HLX43GX
เอ8-3520เอ็ม	7 ธันวาคม 2554				1.6	2.5								1333	35	AM3520DDX43GX
เอ8-3530เอ็มเอ็กซ์	2011 6/14				1.9	2.6								1600	45	AM3530HLX43GX
เอ8-3550เอ็มเอ็กซ์	7 ธันวาคม 2554				2.0	2.7								1600	45	AM3550HLX43GX

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

โคมาล: "ทรินิตี้" (2012)

ผลิต ด้วยกระบวนการ SOI ของ GlobalFoundries ที่ความละเอียด32 นาโนเมตร
ซ็อกเก็ตFS1r2 , FP2
อิงตามสถาปัตยกรรมของ Piledriver
แคช L1: ข้อมูล 16 KB ต่อคอร์ และคำสั่ง 64 KB ต่อโมดูล
หน่วยประมวลผลกราฟิก (GPU): TeraScale 3 (VLIW4)
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , TBM , แกนเทอร์โบ
รองรับหน่วยความจำ: หน่วยความจำ DDR3L -1600 1.35 V นอกเหนือจากหน่วยความจำ DDR3 1.5 V ทั่วไปที่ระบุไว้ (แบบ Dual-channel)
2.5 GT/s UMI
ทรานซิสเตอร์: 1.303 พันล้าน
ขนาดแม่พิมพ์: 246 มม. ²

หมายเลขรุ่น	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซ็อกเก็ต	ซีพียู					จีพี					DDR3 การสนับสนุนหน่วยความจำ	ทีดีพี (W)	หมายเลขชิ้นส่วน
					[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า^{[หมายเหตุ 1 ]}	นาฬิกา (เมกะเฮิร์ตซ์)	เทอร์โบ (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
					[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แอล1	แอล2 (เอ็มบี)	แบบอย่าง	การกำหนดค่า^{[หมายเหตุ 1 ]}	นาฬิกา (เมกะเฮิร์ตซ์)	เทอร์โบ (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
เอ4-4355เอ็ม	27 กันยายน 2555	32 นาโนเมตร	ทีเอ็น-เอ1	เอฟพี2	[1]2	1.9	2.4	หน่วยความจำ 64 KB ต่อโมดูลข้อมูล 16 KB ต่อคอร์	1	เอชดี 7400จี	192:12:4 3 CU	327	424	125.5	1333	17	AM4355SHE23HJ
เอ6-4455เอ็ม	15 พฤษภาคม 2555				[1]2	2.1	2.8		2	เอชดี 7500จี	256:16:8 4 CU	327		167.4		17	AM4455SHE24HJ
เอ8-4555เอ็ม	27 กันยายน 2555				[2]4	1.6	2.4		2× 2MB	เอชดี 7600จี	384:24:8 6 CU	320		245.7		19	AM4555SHE44HJ
A8-4557M ^{[ 145 ]}	มีนาคม 2013					1.9	2.8			เอชดี 7000	256:16:8 4 CU	497	655	254.4	(L)1600	35	AM4557DFE44HJ
เอ10-4655เอ็ม	15 พฤษภาคม 2555					2.0	2.8			เอชดี 7620จี	384:24:8 6 CU	360	496	276.4	1333	25	AM4655SIE44HJ
A10-4657M ^{[ 145 ]}	มีนาคม 2013					2.3	3.2			เอชดี 7000	384:24:8 6 CU	497	686	381.6	(L)1600	35	AM4657DFE44HJ

เอ4-4300เอ็ม	15 พฤษภาคม 2555			FS1r2	[1]2	2.5	3.0		1	เอชดี 7420จี	128:8:4 2 CU	480	655	122.8	1600		AM4300DEC23HJ
เอ6-4400เอ็ม					[1]2	2.7	3.2		1	เอชดี 7520จี	192:12:4 3 CU	496	685	190.4			AM4400DEC23HJ
เอ8-4500ม					[2]4	1.9	2.8		2× 2MB	เอชดี 7640จี	256:16:8 4 CU			253.9			AM4500DEC44HJ
เอ10-4600เอ็ม					[2]4	2.3	3.2		2× 2MB	เอชดี 7660จี	384:24:8 6 CU			380.9			AM4600DEC44HJ

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

↑หน่วยประมวลผลเฉดสีแบบรวม (USPs):หน่วยแมปปิ้งพื้นผิว (TMUs):หน่วยเอาต์พุตการเรนเดอร์ (ROPs) 1 CU (หน่วยประมวลผล) = 64 USPs : 4 TMUs : 1 ROPs

"ริชแลนด์" (2013)

ผลิต ด้วยกระบวนการ SOI ของ GlobalFoundries ที่ความละเอียด32 นาโนเมตร
ซ็อกเก็ตFS1r2 , FP2
APU ประสิทธิภาพชั้นยอด^{[ 146 ]}^{[ 147 ]}
ซีพียู: สถาปัตยกรรมไพล์ไดรเวอร์
- แคช L1: ข้อมูล 16 KB ต่อคอร์ และคำสั่ง 64 KB ต่อโมดูล
หน่วยประมวลผลกราฟิก (GPU): TeraScale 3 (VLIW4)
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , TBM , แกนเทอร์โบ

หมายเลขรุ่น	ปล่อยแล้ว	เยี่ยม	ขั้นตอน.	ซ็อกเก็ต	ซีพียู					จีพี					DDR3 การสนับสนุนหน่วยความจำ	ทีดีพี (W)	หมายเลขชิ้นส่วน
					[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า^{[หมายเหตุ 1 ]}	นาฬิกา (เมกะเฮิร์ตซ์)	เทอร์โบ (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
					[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แอล1	แอล2 (เอ็มบี)	แบบอย่าง	การกำหนดค่า^{[หมายเหตุ 1 ]}	นาฬิกา (เมกะเฮิร์ตซ์)	เทอร์โบ (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
เอ4-5145เอ็ม	2013/5	32 นาโนเมตร	อาร์แอล-เอ1	เอฟพี2	[1]2	2.0	2.6	หน่วยความจำ 64 KB ต่อโมดูลข้อมูล 16 KB ต่อคอร์	1	เอชดี 8310จี	128:8:4 2 CU	424	554	108.5	(L)1333	17	AM5145SIE44HL
เอ6-5345เอ็ม					[1]2	2.2	2.8		1	เอชดี 8410จี	192:12:4 3 CU	450	600	172.8		17	AM5345SIE44HL
เอ8-5545เอ็ม					[2]4	1.7	2.7		4	เอชดี 8510จี	384:28:8 6 CU	450	554	345.6		19	AM5545SIE44HL
เอ10-5745เอ็ม					[2]4	2.1	2.9		4	เอชดี 8610จี	384:28:8 6 CU	533	626	409.3		25	AM5745SIE44HL

เอ4-5150เอ็ม	ไตรมาสที่ 1 ปี 2013			FS1r2	[1]2	2.7	3.3		1	เอชดี 8350จี	128:8:4 2 CU	533	720	136.4	1600	35	AM5150DEC23HL
เอ6-5350เอ็ม	ไตรมาสที่ 1 ปี 2013			FS1r2		2.9	3.5			เอชดี 8450จี	192:12:4 3 CU			204.6	1600		AM5350DEC23HL
เอ6-5357เอ็ม	2013/5			เอฟพี2		2.9	3.5			เอชดี 8450จี	192:12:4 3 CU			204.6	(L)1600		AM5357DFE23HL
เอ8-5550เอ็ม	ไตรมาสที่ 1 ปี 2013			FS1r2	[2]4	2.1	3.1		4	เอชดี 8550จี	256:16:8 4 CU	515		263.6	1600		AM5550DEC44HL
เอ8-5557เอ็ม	2013/5			เอฟพี2		2.1	3.1			เอชดี 8550จี	256:16:8 4 CU	554		283.6	(L)1600		AM5557DFE44HL
เอ10-5750เอ็ม	ไตรมาสที่ 1 ปี 2013			FS1r2		2.5	3.5			เอชดี 8650จี	384:24:8 6 CU	533		409.3	1866		AM5750DEC44HL
เอ10-5757เอ็ม	2013/5			เอฟพี2		2.5	3.5			เอชดี 8650จี	384:24:8 6 CU	600		460.8	(L)1600		AM5757DFE44HL

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

↑หน่วยประมวลผลเฉดสีแบบรวม (USPs):หน่วยแมปปิ้งพื้นผิว (TMUs):หน่วยเอาต์พุตการเรนเดอร์ (ROPs) 1 CU (หน่วยประมวลผล) = 64 USPs : 4 TMUs : 1 ROPs

"กาเวรี" (2014)

การผลิต 28 นาโนเมตร
ซ็อกเก็ตFP3
ซีพียู Steamroller x86 สูงสุด 4 คอร์ พร้อม แคช L2 ขนาด 4 MB ^{[ 148 ]}
แคช L1: ข้อมูล 16 KB ต่อคอร์ และคำสั่ง 96 KB ต่อโมดูล
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , TBM , แกนเทอร์โบ
หน่วยประมวลผล (CU) จำนวน 3 ถึง 8 หน่วย ที่ใช้ สถาปัตยกรรมไมโคร Graphics Core Next (GCN) ^{[ 45 ]}โดยแต่ละหน่วยประมวลผล (CU) ประกอบด้วยUnified Shader Processor จำนวน 64 หน่วย , หน่วย Texture Mapping Unit (TMU) จำนวน 4 หน่วย และ หน่วย Render Output Unit (ROP) จำนวน 1 หน่วย
สถาปัตยกรรมระบบเฮเทอโรจีนัส (HSA) 2.0 ของ AMD
บล็อก SIP : ตัวถอดรหัสวิดีโอแบบรวม , เอ็นจิ้นการเข้ารหัสวิดีโอ , TrueAudio ^{[ 46 ]}
ตัวควบคุมหน่วยความจำDDR3แบบดูอัลแชนเนล (2x64 บิต)
โปรเซสเซอร์ร่วมARM Cortex-A5แบบกำหนดเองที่ผสานรวม^{[ 47 ]}พร้อมส่วนขยายความปลอดภัยTrustZone ^{[ 48 ]}

หมายเลขรุ่น	ปล่อยแล้ว	เยี่ยม	ซีพียู					จีพี					DDR3 การสนับสนุนหน่วยความจำ	ทีดีพี (W)	หมายเลขชิ้นส่วน
			[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	เทอร์โบ (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
			[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แอล1	แอล2 (เอ็มบี)	แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	เทอร์โบ (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
เอ6-7000	มิถุนายน 2557	28 นาโนเมตร	[1]2	2.2	3.0	หน่วยความจำ 96 KB ต่อโมดูลข้อมูล 16 KB ต่อคอร์	1	อาร์4	192:12:3 3 CU	494	533	189.6	1333	17	AM7000ECH23JA
A6 PRO - 7050B			[1]2	2.2	3.0		1	อาร์4	192:12:3 3 CU	533	ไม่มีข้อมูล	204.6	1600	17	AM705BECH23JA

เอ8-7100			[2]4	1.8	3.0		2× 2 MB	อาร์5	256:16:4 4 CU	450	514	230.4	1600	20	AM7100ECH44JA
A8 PRO - 7150B				1.9	3.2			อาร์5	256:16:4 4 CU	553	ไม่มีข้อมูล	283.1			AM715BECH44JA
เอ10-7300				1.9	3.2			อาร์6	384:24:8 6 CU	464	533	356.3			AM7300ECH44JA
A10 PRO - 7350B				2.1	3.3			อาร์6		533	ไม่มีข้อมูล	424.7			AM735BECH44JA
เอฟเอ็กซ์-7500				2.1	3.3			อาร์7		498	553	382.4			FM7500ECH44JA

เอ8-7200พี				2.4	3.3			อาร์5	256:16:4 4 CU	553	626	283.1	1866	35	AM740PDGH44JA
เอ10-7400พี				2.5	3.4			อาร์6	384:24:8 6 CU	576	654	442.3	1866		AM740PDGH44JA
เอฟเอ็กซ์-7600พี				2.7	3.6			อาร์7	512:32:8 8 CU	600	686	614.4	2133		FM760PDGH44JA

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"คาร์ริโซ" (2015)

การผลิต 28 นาโนเมตร
ซ็อกเก็ต FP4
ซีพียู Excavator x86 สูงสุด 4 คอร์
แคช L1: ข้อมูล 32 KB ต่อคอร์ และคำสั่ง 96 KB ต่อโมดูล
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , BMI2 , TBM , RDRAND , Turbo Core
หน่วยประมวลผลกราฟิก (GPU) ที่ใช้สถาปัตยกรรมGraphics Core Next 1.2

หมายเลขรุ่น	ปล่อยแล้ว	เยี่ยม	ซีพียู					จีพี				ดีอาร์ดี การสนับสนุนหน่วยความจำ	ทีดีพี (W)	หมายเลขชิ้นส่วน
			[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
			[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แอล1	แอล2 (เอ็มบี)	แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
เอ6-8500พี	มิถุนายน 2558	28 นาโนเมตร	[1]2	1.6	3.0	หน่วยความจำ 96 KB ต่อโมดูลข้อมูล32 KB ต่อคอร์	1	อาร์5	256:16:4 4 CU	800	409.6	3)1600	12- 35	AM850PAAY23KA
โปร เอ6-8500บี	มิถุนายน 2558			1.6	3.0							3)1600		AM850BAAY23KA
โปร เอ6-8530บี	ไตรมาสที่ 3 ปี 2559			2.3	3.2							4) พ.ศ. 2409		AM853BADY23AB

เอ8-8600พี	มิถุนายน 2558		[2]4	1.6	3.0		2× 1MB	อาร์6	384:24:8 6 CU	720	552.9	3)2133		AM860PAAY43KA
โปร เอ8-8600บี				1.6	3.0					720	552.9			AM860BAAY43KA
เอ10-8700พี				1.8	3.2					800	614.4			AM870PAAY43KA
โปร เอ10-8700บี				1.8	3.2					800	614.4			AM870BAAY43KA
โปร เอ10-8730บี	ไตรมาสที่ 3 ปี 2559			2.4	3.3			อาร์5		720	552.9	4) พ.ศ. 2409		AM873BADY44AB
เอ10-8780พี	ธันวาคม 2558			2.0	3.3			อาร์8	512:32:8 8 CU			3)?		AM878PAIY43KA
เอฟเอ็กซ์-8800พี	มิถุนายน 2558			2.1	3.4			อาร์7		800	819.2	4)2133		FM880PAAY43KA
โปร เอ12-8800บี	มิถุนายน 2558			2.1	3.4					800	819.2	4)2133		FM880BAAY43KA
โปร เอ12-8830บี	ไตรมาสที่ 3 ปี 2559			2.5	3.4				384:24:8 6 CU	758	582.1	4) พ.ศ. 2409		AM883BADY44AB

↑ AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}
↑ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

"บริสตอล ริดจ์" (2016)

การผลิต 28 นาโนเมตร
ซ็อกเก็ต FP4 ^{[ 149 ]}
ซีพียู" Excavator+ " x86 จำนวนสองหรือสี่คอร์
แคช L1: ข้อมูล 32 KB ต่อคอร์ และคำสั่ง 96 KB ต่อโมดูล
MMX, SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , SSE4a , AMD64 , AMD-V , AES , CLMUL , AVX , AVX2 , XOP , FMA3 , FMA4 , F16C , ABM , BMI1 , BMI2 , TBM , RDRAND , Turbo Core
หน่วยประมวลผลกราฟิก (GPU) ที่ใช้สถาปัตยกรรมGraphics Core Next 1.2 พร้อมการถอดรหัสVP9

หมายเลขรุ่น	ปล่อยแล้ว	เยี่ยม	ซีพียู					จีพี				เจดีอาร์4 การสนับสนุนหน่วยความจำ	ทีดีพี (W)	หมายเลขชิ้นส่วน
			[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แคช^{[ a ]}		แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
			[โมดูล/ หน่วยประมวลผลทศนิยม ] คอร์ / เธรด	นาฬิกา (GHz)	เทอร์โบ (GHz)	แอล1	แอล2 (เอ็มบี)	แบบอย่าง	การกำหนดค่า	นาฬิกา (เมกะเฮิร์ตซ์)	GFLOPS ^{[ b ]}
โปร A6-9500B	24 ตุลาคม 2559	28 นาโนเมตร	[1]2	2.3	3.2	หน่วยความจำ 96 KB ต่อโมดูลข้อมูล 32 KB ต่อคอร์	1	อาร์5	256:16:4 4 CU	800	409.6	1866	12- 15

โปร เอ8-9600บี	24 ตุลาคม 2559		[2]4	2.4	3.3		2× 1 MB	อาร์5	384:24:6 6 CU	720	552.9	1866	12– 15
เอ10-9600พี	มิถุนายน 2559			2.4	3.3					720	552.9			AM960PADY44AB
A10-9620P ^{[ 150 ]}	2017 (OEM)			2.5	3.4					758	582.1
โปร A10-9700B	24 ตุลาคม 2559							อาร์7
เอ12-9700พี	มิถุนายน 2559							อาร์7						AM970PADY44AB
โปร A8-9630B	24 ตุลาคม 2559			2.6	3.3			อาร์5		800	614.4	2400	25– 45
เอ10-9630พี	มิถุนายน 2559			2.6	3.3			อาร์5		800	614.4			AM963PAEY44AB
โปร A10-9730B	24 ตุลาคม 2559			2.8	3.5			อาร์7		900	691.2
เอ12-9730พี	มิถุนายน 2559			2.8	3.5			อาร์7		900	691.2			AM973PAEY44AB

โปร เอ12-9800บี	24 ตุลาคม 2559			2.7	3.6			R7	512:32:88 CU	758	776.1	1866	12– 15
FX-9800PA12-9720P^[151]^[152]	June 20162017 (OEM)			2.7	3.6					758	776.1	1866	12– 15	FM980PADY44AB?
Pro A12-9830B	October 24, 2016			3.0	3.7					900	921.6	2400	25– 45
FX-9830P	June 2016			3.0	3.7					900	921.6	2400	25– 45	FM983PAEY44AB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Raven Ridge" (2017)

Fabrication 14 nm by GlobalFoundries
Transistors: 4.94 billion
Socket FP5
Die size: 210 mm²
Zen CPU cores
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core
Fifth generation GCN-based GPU

Model	Releasedate	Fab	CPU						GPU				Socket	PCIelanes	Memorysupport	TDP
			Cores(threads)	Clock rate (GHz)		Cache			Model	Config^[i]	Clock(MHz)	Processingpower(GFLOPS)^[ii]
			Cores(threads)	Base	Boost	L1	L2	L3	Model	Config^[i]	Clock(MHz)	Processingpower(GFLOPS)^[ii]
Athlon Pro 200U	2019	GloFo 14LP	2 (4)	2.3	3.2	64 KB inst.32 KB dataper core	512 KBper core	4 MB	Radeon Vega 3	192:12:43 CU	1000	384	FP5	12 (8+4)	DDR4-2400dual-channel	12–25 W
Athlon 300U	Jan 6, 2019			2.4	3.3						1000	384
Ryzen 3 2200U	Jan 8, 2018			2.5	3.4						1100	422.4
Ryzen 3 3200U	Jan 6, 2019			2.6	3.5						1200	460.8
Ryzen 3 2300U	Jan 8, 2018		4 (4)	2.0	3.4				Radeon Vega 6	384:24:86 CU	1100	844.8
Ryzen 3 Pro 2300U	May 15, 2018		4 (4)		3.4				Radeon Vega 6	384:24:86 CU		844.8
Ryzen 5 2500U	Oct 26, 2017		4 (8)		3.6				Radeon Vega 8	512:32:168 CU		1126.4
Ryzen 5 Pro 2500U	May 15, 2018
Ryzen 5 2600H	Sep 10, 2018			3.2											DDR4-3200dual-channel	35–54 W
Ryzen 7 2700U	Oct 26, 2017			2.2	3.8				Radeon RX Vega 10	640:40:1610 CU	1300	1664			DDR4-2400dual-channel	12–25 W
Ryzen 7 Pro 2700U	May 15, 2018			2.2					Radeon Vega 10	640:40:1610 CU		1664			DDR4-2400dual-channel	12–25 W
Ryzen 7 2800H	Sep 10, 2018			3.3					Radeon RX Vega 11	704:44:1611 CU		1830.4			DDR4-3200dual-channel	35–54 W

↑Unified shaders : Texture mapping units : Render output units and Compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Picasso" (2019)

Fabrication 12 nm by GlobalFoundries
Socket FP5
Die size: 210 mm²
Up to four Zen+ CPU cores
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core
Dual-channel DDR4 memory controller
Fifth generation GCN-based GPU

Common features of Ryzen 3000 notebook APUs:

Socket: FP5.
All the CPUs support DDR4-2400 in dual-channel mode.
L1 cache: 96 KB (32 KB data + 64 KB instruction) per core.
L2 cache: 512 KB per core.
All the CPUs support 16 PCIe 3.0 lanes.
Includes integrated GCN 5th generation GPU.
Fabrication process: GlobalFoundries 12LP (14LP+).

Branding and Model		CPU					GPU				TDP	Releasedate
		Cores(threads)	Clock rate (GHz)		L3 cache(total)	Coreconfig^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores(threads)	Base	Boost	L3 cache(total)	Coreconfig^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 7	3780U^[153]	4 (8)	2.3	4.0	4 MB	1 × 4	RX Vega 11	1.4	704:44:1611 CU	1971.2	15 W	Oct 2019
	3750H^[154]						RX Vega 10		640:40:1610 CU^[155]	1792.0	35 W	Jan 6, 2019
	3700C^[156]										15 W	Sep 22, 2020
	3700U^[a]^[157]											Jan 6, 2019
Ryzen 5	3580U^[158]		2.1	3.7			Vega 9	1.3	576:36:169 CU	1497.6		Oct 2019
	3550H^[159]						Vega 8	1.2	512:32:88 CU^[160]	1228.8	35 W	Jan 6, 2019
	3500C^[161]										15 W	Sep 22, 2020
	3500U^[a]^[162]											Jan 6, 2019
	3450U^[163]			3.5								Jun 2020
Ryzen 3	3350U^[164]	4 (4)					Vega 6		384:24:86 CU^[165]	921.6		Jan 6, 2019
Ryzen 3	3300U^[a]^[166]	4 (4)					Vega 6		384:24:86 CU^[165]	921.6		Jan 6, 2019

↑Core Complexes (CCX) × cores per CCX
↑Unified Shaders : Texture Mapping Units : Render Output Units and Compute Units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

1 2 3Model also available as PRO version^[167]^[168]^[169], released April 8, 2019.

"Renoir" (2020)

Fabrication 7 nm by TSMC^[170]^[171]^[172]
Socket FP6
Die size: 156 mm²
9.8 billion transistors on one single 7 nm monolithic die^[173]
Up to eight Zen 2 CPU cores
L1 cache: 64 KB (32 KB data + 32 KB instruction) per core.
L2 cache: 512 KB per core.
Fifth generation GCN-based GPU
Memory support: DDR4-3200 or LPDDR4-4266 in dual-channel mode.
All the CPUs support 16 PCIe 3.0 lanes.

U

Branding and model		CPU					GPU				TDP	Releasedate
		Cores(threads)	Clock rate (GHz)		L3 cache(total)	Coreconfig^[i]	Model	Clock(MHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores(threads)	Base	Boost	L3 cache(total)	Coreconfig^[i]	Model	Clock(MHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 7	4980U	8 (16)	2.0	4.4	8 MB	2 × 4	RadeonGraphics^[a]	1950	512:32:88 CU	1996.8	15 W	Apr 13, 2021
	4800U		1.8	4.2				1750	512:32:88 CU	1792		Mar 16, 2020
	Pro 4750U		1.7	4.1				1600	448:28:87 CU	1433.6		May 7, 2020
	4700U	8 (8)	2.0	4.1				1600		1433.6		Mar 16, 2020
Ryzen 5	4680U	6 (12)	2.1	4.0		2 × 3		1500		1344		Apr 13, 2021
	Pro 4650U								384:24:86 CU	1152		May 7, 2020
	4600U											Mar 16, 2020
	4500U	6 (6)	2.3									Mar 16, 2020
Ryzen 3	Pro 4450U	4 (8)	2.5	3.7	4 MB	1 × 4		1400	320:20:85 CU	896		May 7, 2020
Ryzen 3	4300U	4 (4)	2.7	3.7	4 MB	1 × 4		1400	320:20:85 CU	896		Mar 16, 2020

↑All of the iGPUs are branded as AMD Radeon Graphics.

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

H

Branding and model		CPU					GPU				TDP	Releasedate
		Cores(threads)	Clock rate (GHz)		L3 cache(total)	Coreconfig^[i]	Model	Clock(MHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores(threads)	Base	Boost	L3 cache(total)	Coreconfig^[i]	Model	Clock(MHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 9	4900H	8 (16)	3.3	4.4	8 MB	2 × 4	RadeonGraphics^[a]	1750	512:32:88 CU	1792	45 W	Mar 16, 2020
Ryzen 9	4900HS		3.0	4.3				1750	512:32:88 CU	1792	35 W
Ryzen 7	4800H		2.9	4.2				1600	448:28:87 CU	1433.6	45 W
Ryzen 7	4800HS		2.9	4.2				1600	448:28:87 CU	1433.6
Ryzen 5	4600H	6 (12)	3.0	4.0		2 × 3		1500	384:24:86 CU	1152
Ryzen 5	4600HS^[174]^[175]^[176]	6 (12)	3.0	4.0		2 × 3		1500	384:24:86 CU	1152	35 W

↑All of the iGPUs are branded as AMD Radeon Graphics.

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Lucienne" (2021)

Fabrication 7 nm by TSMC
Socket FP6
Die size: 156 mm²
9.8 billion transistors on one single 7 nm monolithic die
Up to eight Zen 2 CPU cores
Fifth generation GCN-based GPU (7 nm Vega)

Common features of Ryzen 5000 notebook APUs:

Socket: FP6.
All the CPUs support DDR4-3200 or LPDDR4-4266 in dual-channel mode.
L1 cache: 64 KB (32 KB data + 32 KB instruction) per core.
L2 cache: 512 KB per core.
All the CPUs support 16 PCIe 3.0 lanes.
Includes integrated GCN 5th generation GPU.
Fabrication process: TSMC 7FF.

Branding and Model		CPU					GPU				TDP	Releasedate
		Cores(threads)	Clock rate (GHz)		L3 cache(total)	Coreconfig^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores(threads)	Base	Boost	L3 cache(total)	Coreconfig^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 7	5700U	8 (16)	1.8	4.3	8 MB	2 × 4	RadeonGraphics^[a]	1.9	512:32:88 CU	1945.6	10–25 W	Jan 12, 2021
Ryzen 5	5500U^[177]	6 (12)	2.1	4.0	8 MB	2 × 3		1.8	448:28:87 CU	1612.8
Ryzen 3	5300U	4 (8)	2.6	3.8	4 MB	1 × 4		1.5	384:24:86 CU	1152

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

↑All of the iGPUs are branded as AMD Radeon Graphics.

"Cezanne" (2021)

Fabrication 7 nm by TSMC
Socket FP6
Die size: 180 mm²
Up to eight Zen 3 CPU cores
L1 cache: 64 KB (32 KB data + 32 KB instruction) per core.
L2 cache: 512 KB per core.
Fifth generation GCN-based GPU
Memory support: DDR4-3200 or LPDDR4-4266 in dual-channel mode.
All the CPUs support 16 PCIe 3.0 lanes.

U

Branding and model		CPU					GPU				TDP	Releasedate
		Cores (Threads)	Clock rate (GHz)		L3 cache(total)	Core config^[i]	Model	Clock (GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores (Threads)	Base	Boost	L3 cache(total)	Core config^[i]	Model	Clock (GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 7	5800U^{[note 1]}^[178]	8 (16)	1.9	4.4	16 MB	1 × 8	RadeonGraphics^[a]	2.0	512:32:8 8 CUs	2048	10–25 W	Jan 12, 2021
Ryzen 5	5600U^{[note 1]}^[179]	6 (12)	2.3	4.2	16 MB	1 × 6		1.8	448:28:8 7 CUs	1612.8
Ryzen 5	5560U^[180]	6 (12)	2.3	4.0	8 MB	1 × 6		1.6	384:24:8 6 CUs	1228.8
Ryzen 3	5400U^{[note 1]}^[181]^[182]	4 (8)	2.7	4.1	8 MB	1 × 4		1.6	384:24:8 6 CUs	1228.8

↑All of the iGPUs are branded as AMD Radeon Graphics.

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

1 2 3Model also available as Pro version as 5450U,^[183] 5650U,^[184] 5850U,^[185] released on March 16, 2021.

H

Branding and model		CPU					GPU				TDP	Releasedate
		Cores (Threads)	Clock rate (GHz)		L3 cache(total)	Core config^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores (Threads)	Base	Boost	L3 cache(total)	Core config^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 9	5980HX^[186]	8 (16)	3.3	4.8	16 MB	1 × 8	RadeonGraphics^[a]	2.1	512:32:8 8 CUs	2150.4	35–54 W	Jan 12, 2021
	5980HS^[187]		3.0	4.8							35 W
	5900HX^[188]		3.3	4.6							35–54 W
	5900HS^[189]		3.0	4.6							35 W
Ryzen 7	5800H^[190]^[191]		3.2	4.4				2.0		2048	35–54 W
Ryzen 7	5800HS^[192]		2.8	4.4				2.0		2048	35 W
Ryzen 5	5600H^[193]^[194]	6 (12)	3.3	4.2		1 × 6		1.8	448:28:8 7 CUs	1612.8	35–54 W
Ryzen 5	5600HS^[195]	6 (12)	3.0	4.2		1 × 6		1.8	448:28:8 7 CUs	1612.8	35 W

↑All of the iGPUs are branded as AMD Radeon Graphics.

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Barceló" (2022)

Fabrication 7 nm by TSMC
Socket FP6
Die size: 180 mm²
Up to eight Zen 3 CPU cores
L1 cache: 64 KB (32 KB data + 32 KB instruction) per core.
L2 cache: 512 KB per core.
Fifth generation GCN-based GPU
Memory support: DDR4-3200 or LPDDR4-4266 in dual-channel mode.
All the CPUs support 16 PCIe 3.0 lanes.

Branding and model		CPU					GPU				TDP	Releasedate
		Cores (Threads)	Clock rate (GHz)		L3 cache(total)	Core config^[i]	Model	Clock (GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores (Threads)	Base	Boost	L3 cache(total)	Core config^[i]	Model	Clock (GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 7	5825U^{[note 1]}^{[note 2]}^[196]	8 (16)	2.0	4.5	16 MB	1 × 8	RadeonGraphics^[a]	2.0	512:32:8 8 CUs	2048	15 W	Jan 4, 2022
Ryzen 5	5625U^{[note 1]}^{[note 2]}^[197]	6 (12)	2.3	4.3	16 MB	1 × 6		1.8	448:28:8 7 CUs	1612.8		Jan 4, 2022
Ryzen 3	5425U^[198]	4 (8)	2.7	4.1	8 MB	1 × 4		1.6	384:24:6 6 CUs	?		Jan 30, 2022
Ryzen 3	5125C^[199]	2 (4)	3.0	N/a	8 MB	1 × 2		?	192:12:83 CU	?		May 5, 2022

↑All of the iGPUs are branded as AMD Radeon Graphics.

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

1 2Model also available as Pro version as 5475U,^[200] 5675U,^[201] 5875U,^[202] released on April 19, 2022.
1 2Model also available as Chromebook optimized version as 5425C,^[203] 5625C,^[204] 5825C,^[205] released on May 5, 2022.

"Rembrandt" (2022)

Fabrication 6 nm by TSMC
Socket FP7
Die size: 210 mm²
Up to eight Zen 3+ CPU cores
Second generation RDNA-based GPU

Common features of Ryzen 6000 notebook APUs:

Socket: FP7, FP7r2.
All the CPUs support DDR5-4800 or LPDDR5-6400 in dual-channel mode.
L1 cache: 64 KB (32 KB data + 32 KB instruction) per core.
L2 cache: 512 KB per core.
All the CPUs support 16 PCIe 4.0 lanes.
Native USB 40Gbps (USB4) Ports: 2
Native USB 10Gbps (USB 3.2 Gen 2 operation mode) Ports: 2

Includes integrated RDNA 2 GPU.
Fabrication process: TSMC N6 FinFET.

Branding and model		CPU					GPU				TDP	Releasedate
		Cores(threads)	Clock (GHz)		L3 cache(total)	Coreconfig^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
		Cores(threads)	Base	Boost	L3 cache(total)	Coreconfig^[i]	Model	Clock(GHz)	Config^[ii]	Processingpower(GFLOPS)^[iii]
Ryzen 9	6980HX	8 (16)	3.3	5.0	16 MB	1 × 8	680M	2.4	768:48:812 CUs	3686	45 W	Jan 4, 2022^[206]
	6980HS			5.0							35 W
	6900HX^[a]			4.9							45 W
	6900HS^[a]			4.9							35 W
Ryzen 7	6800H^[a]		3.2	4.7				2.2		3379	45 W
	6800HS^[a]		3.2								35 W
	6800U^[a]		2.7								15–28 W
Ryzen 5	6600H^[a]	6 (12)	3.3	4.5		1 × 6	660M	1.9	384:24:86 CUs	1459	45 W
	6600HS^[a]		3.3								35 W
	6600U^[a]		2.9								15–28 W

↑Core Complexes (CCX) × cores per CCX
↑Unified shaders : texture mapping units : render output units and compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

1 2 3 4 5 6 7 8Model also available as PRO version (6650U^[207], 6650H^[208], 6650HS^[209], 6850U^[210], 6850H^[211], 6850HS^[212], 6950H^[213], 6950HS^[214]), released on April 19, 2022.

"Phoenix" (2024)

Fabrication 4 nm by TSMC
Up to eight Zen 4 CPU cores
Dual-channel DDR5 or LPDDR5x memory controller
RDNA3 iGPU
XDNA accelerator

"Dragon Range" (2023)

Fabrication 5 nm (CCD) and 6 nm (cIOD) by TSMC
Up to sixteen Zen 4 CPU cores
Dual-channel DDR5 memory controller
Basic RDNA2 iGPU

Ultra-mobile APUs

Brazos: "Desna", "Ontario", "Zacate" (2011)

Fabrication 40 nm by TSMC
Socket FT1 (BGA-413)
Based on the Bobcat microarchitecture^[215]
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, ABM, NX bit, AMD64, AMD-V
PowerNow!
DirectX 11 integrated graphics with UVD 3.0
Z-series denote Desna; C-series denote Ontario; and the E-series denotes Zacate
2.50 GT/s UMI (PCIe 1.0 ×4)

Model	Released	Fab	Step.	CPU					GPU					DDR3 Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config	Clock (MHz)	Turbo (MHz)	GFLOPS^[b]
				Cores (threads)	Clock (GHz)	Turbo (GHz)	L1	L2	Model	Config	Clock (MHz)	Turbo (MHz)	GFLOPS^[b]
Z-01	June 1, 2011	40 nm	B0	2 (2)	1.0	N/a	32KB inst.32KB dataper core	2× 512KB	HD 6250	80:8:4	276	N/a	44.1	1066	5.9	XMZ01AFVB22GV

C-30	January 4, 2011			1 (1)	1.2			512KB							9	CMC30AFPB12GT
C-50	January 4, 2011			2 (2)	1.0			2× 512KB								CMC50AFPB22GT
C-60	August 22, 2011		C0	2 (2)	1.0	1.33		2× 512KB	HD 6290			400				CMC60AFPB22GV

E-240	January 4, 2011		B0	1 (1)	1.5	N/a		512KB	HD 6310		500	N/a	80	1066	18	EME240GBB12GT
E-300	August 22, 2011			2 (2)	1.3			2× 512KB			488		78			EME300GBB22GV
E-350	January 4, 2011				1.6						492		78.7			EME350GBB22GT
E-450	August 22, 2011		B0C0		1.65				HD 6320		508	600	81.2	1333		EME450GBB22GV

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

Brazos 2.0: "Ontario", "Zacate" (2012)

Fabrication 40 nm by TSMC
Socket FT1 (BGA-413)
Based on the Bobcat microarchitecture^[215]
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, ABM, NX bit, AMD64, AMD-V
PowerNow!
DirectX 11 integrated graphics
C-series denote Ontario; and the E-series denotes Zacate
2.50 GT/s UMI (PCIe 1.0 ×4)

Model	Released	Fab	Step.	CPU						GPU					DDR3 Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Turbo (GHz)	Cache^[a]			Model	Config	Clock (MHz)	Turbo (MHz)	GFLOPS^[b]
				Cores (threads)	Clock (GHz)	Turbo (GHz)	L1	L2	L3	Model	Config	Clock (MHz)	Turbo (MHz)	GFLOPS^[b]
C-70	September 15, 2012	40 nm	C0	2 (2)	1.0	1.33	32 KB inst.32 KB dataper core	2× 512KB	N/a	HD 7290	80:8:4	276	400	44.1	1066	9	CMC70AFPB22GV

E1-1200	June 6, 2012		C0		1.4	N/a				HD 7310		500	N/a	80	1066	18	EM1200GBB22GV
E1-1500	January 7, 2013				1.48					HD 7310		529	N/a	84.6	1066
E2-1800	June 6, 2012				1.7					HD 7340		523	680	83.6	1333		EM1800GBB22GV
E2-2000	January 7, 2013				1.75					HD 7340		538	700	86	1333

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

Brazos-T: "Hondo" (2012)

Fabrication 40 nm by TSMC
Socket FT1 (BGA-413)
Based on the Bobcat microarchitecture^[215]
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
Found in tablet computers
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, ABM, NX bit, AMD64, AMD-V
PowerNow!
DirectX 11 integrated graphics
2.50 GT/s UMI (PCIe 1.0 ×4)

Model	Released	Fab	Step.	CPU				GPU				DDR3Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Cache^[a]		Model	Config	Clock (MHz)	GFLOPS^[b]
				Cores (threads)	Clock (GHz)	L1	L2	Model	Config	Clock (MHz)	GFLOPS^[b]
Z-60	October 9, 2012	40 nm	C0	2 (2)	1.0	32KB inst.32KB dataper core	2× 512 KB	HD 6250	80:8:4	276	44.1	1066	4.5	XMZ60AFVB22GV

↑AMD in its technical documentation uses KB, which it defines as "kilobyte" and as equal to 1024 B (i.e., 1 KiB), and MB, which it defines as "megabyte" and as equal to 1024 KB (1 MiB).^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Kabini", "Temash" (2013)

Fabrication 28 nm by TSMC
Socket FT3 (BGA)
2 to 4 CPU Cores (Jaguar (microarchitecture))
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support
Turbo Dock Technology, C6 and CC6 low power states
GPU based on Graphics Core Next (GCN)
AMD Eyefinity multi-monitor for up to two displays

Temash, Elite Mobility APU

Model	Released	Fab	Step.	CPU					GPU				DDR3L Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config	Clock (MHz)	Turbo (MHz)
				Cores (threads)	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config	Clock (MHz)	Turbo (MHz)
A4-1200	May 23, 2013	28 nm	KB-A1	2 (2)	1.0	N/a	32 KB inst.32 KB dataper core	1	HD 8180	128:8:42 CU	225	N/a	1066	4	AT1200IFJ23HM
A4-1250				2 (2)				1	HD 8210		300		1333	8	AT1250IDJ23HM
A4-1350				4 (4)				2	HD 8210				1066		AT1350IDJ44HM
A6-1450				4 (4)		1.4		2	HD 8250			400	1066		AT1450IDJ44HM

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]

Kabini, Mainstream APU

Model	Released	Fab	Step.	CPU					GPU			DDR3L Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Cache^[a]			Model	Config	Clock (MHz)
				Cores (threads)	Clock (GHz)	L1	L2 (MB)	L3	Model	Config	Clock (MHz)
E1-2100	May 2013	28 nm	KB-A1	2 (2)	1.0	32KB inst.32KB dataper core	1	N/a	HD 8210	128:8:42 CU	300	1333	9	EM2100ICJ23HM
E1-2200	Feb 2014				1.05				HD 8210		300		9	EM2200ICJ23HM
E1-2500	May 2013				1.4				HD 8240		400		15	EM2500IBJ23HM
E2-3000	May 2013				1.65				HD 8280		450	1600		EM3000IBJ23HM
E2-3800	Feb 2014			4	1.3		2		HD 8280		450			EM3800IBJ44HM
A4-5000	May 2013				1.5				HD 8330		497			AM5000IBJ44HM
A4-5100	Feb 2014				1.55				HD 8330		497			AM5100IBJ44HM
A6-5200	May 2013				2.0				HD 8400		600		25	AM5200IAJ44HM
A4 Pro-3340B	Nov 2014				2.2				HD 8240		400		25	AM334BIAJ44HM

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]

"Beema", "Mullins" (2014)

Fabrication 28 nm by GlobalFoundries
Socket FT3b (BGA)
CPU: 2 to 4 (Puma cores)
- L1 Cache: 32 KB Data per core and 32 KB Instructions per core
GPU based on Graphics Core Next (GCN)
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support
Intelligent Turbo Boost
Platform Security Processor, with an integrated ARM Cortex-A5 for TrustZone execution

Mullins, Tablet/2-in-1 APU

Model	Released	Fab	Step.	CPU						GPU				DDR3L Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Turbo (GHz)	Cache^[a]			Model	Config	Clock (MHz)	Turbo (MHz)
				Cores (threads)	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	L3	Model	Config	Clock (MHz)	Turbo (MHz)
E1 Micro-6200T	Q2 2014	28 nm	ML-A1	2 (2)	1.0	1.4	32 KB inst.32 KB dataper core	1	N/a	R2	128:8:42 CU	300	600	1066	3.95	EM620TIWJ23JB
A4 Micro-6400T				4 (4)	1.0	1.6		2		R3		350	686	1333	4.5	AM640TIVJ44JB
A10 Micro-6700T				4 (4)	1.2	2.2		2		R6		500	N/a	1333	4.5	AM670TIVJ44JB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]

Beema, Notebook APU

Model	Released	Fab	Step.	CPU						GPU				DDR3 Memory support	TDP (W)	Part number
				Cores (threads)[FPUs]	Clock (GHz)	Turbo (GHz)	Cache^[a]			Model	Config	Clock (MHz)	Turbo (MHz)
				Cores (threads)[FPUs]	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	L3	Model	Config	Clock (MHz)	Turbo (MHz)
E1-6010	Q2 2014	28 nm	ML-A1	2 (2)	1.35	N/a	32 KB inst. 32 KB data per core	1	N/a	R2	128:8:42 CU	300	600	(L)1333	10	EM6010IUJ23JB
E1-6015^[216]	Q2 2015			2 (2)	1.4			1						(L)1333	10
E2-6110	Q2 2014			4 (4)	1.5			2						(L)1600	15	EM6110ITJ44JB
A4-6210					1.8					R3		350	686		15	AM6210ITJ44JB
A4-6250J^[217]					2.0					R3		350	686		25
A6-6310					1.8	2.4				R4		300	800	(L)1866	15	AM6310ITJ44JB
A8-6410					2.0	2.4				R5		300	800	(L)1866	15	AM6410ITJ44JB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]

"Carrizo-L" (2015)

Fabrication 28 nm by GlobalFoundries
Socket FT3b (BGA), FP4 (μBGA)^[218]
CPU: 2 to 4 (Puma+ cores)
- L1 Cache: 32 KB Data per core and 32 KB Instructions per core
GPU based on Graphics Core Next (GCN)
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support
Intelligent Turbo Boost
Platform Security Processor, with an integrated ARM Cortex-A5 for TrustZone execution
All models except A8-7410 available in both laptop and all-in-one desktop versions

Model	Released	Fab	Step.	CPU					GPU				DDR3Memorysupport	TDP (W)	Part number
				Cores (threads)[FPUs]	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config	Clock	Turbo (MHz)
				Cores (threads)[FPUs]	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config	Clock	Turbo (MHz)
E1-7010	May 2015	28 nm	ML-A1	2	1.5	N/a	32 KB inst.32 KB dataper core	1	R2	128:8:42 CU		400	(L)1333	10	EM7010IUJ23JB EM7010JCY23JB EM7010JCY23JBD
E2-7110				4	1.8	N/a		2	R2			600	(L)1600	12–25	EM7110ITJ44JB EM7110JBY44JB EM7110JBY44JBD
A4-7210					1.8	2.2			R3			686	(L)1600		AM7210ITJ44JB AM7210JBY44JBD
A6-7310					2.0	2.4			R4			800	(L)1866		AM7310ITJ44JB AM7310JBY44JB AM7310JBY44JBD
A8-7410					2.2	2.5			R5			847	(L)1866	15	AM7410JBY44JB
A4 PRO-3350B	May 2016				2.0	2.4			R4			800	1600	15	AM335BITJ44JB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]

"Stoney Ridge" (2016)

Fabrication 28 nm by GlobalFoundries
Socket FP4^[149] / FT4
2 "Excavator+" x86 CPU cores
L1 Cache: 32 KB Data per core and 96 KB Instructions per module
Single-channel DDR4 memory controller
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, XOP, FMA3, FMA4, F16C, ABM, BMI1, BMI2, TBM, RDRAND, Turbo Core
GPU based on Graphics Core Next 3rd Generation with VP9 decoding

Model number	Released	Fab	CPU					GPU				DDR4 Memorysupport	TDP (W)	Part number
			[Modules/FPUs] Cores/threads	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config	Clock (MHz)	GFLOPS^[b]
			[Modules/FPUs] Cores/threads	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config	Clock (MHz)	GFLOPS^[b]
E2-9000e	November 2016	28 nm	[1]2	1.5	2.0	96 KB inst.per module32 KB dataper core	1	R2	128:8:42 CU	600	153.6	1866	6	EM900EANN23AC
E2-9000	June 2016			1.8	2.2								10	EM9000AKN23AC
E2-9010	June 2016			2.0	2.2								10–15	EM9010AVY23AC
A4-9120	Q2 2017			2.2	2.5			R3		655	167.6	2133	10–15	AM9120AYN23AC
A4-9125	Q2 2018			2.3	2.6			R3		686	175.6	2133	10–15	AM9125AYN23AC
A4-9120C	January 6, 2019			1.6	2.4			R4	192:12:83 CU	600	230.4	1866	6	AM912CANN23AC
A6-9200e	November 2016			1.8	2.7							2133	6	AM920EANN23AC
A6-9200	November 2016			2.0	2.8								10	AM9200AKN23AC
A6-9210	June 2016			2.4	2.8								10–15	AM9210AVY23AC
A6-9220	Q2 2017			2.5	2.9					655	251.5		10–15	AM9220AYN23AC
A6-9225	Q2 2018			2.6	3.0					686	263.4		10–15	AM9225AYN23AC
A6-9220C	January 6, 2019			1.8	2.7			R5		720	276.4	1866	6	AM922CANN23AC
A9-9400	November 2016			2.4	3.2					800	307.2	2133	10	AM9400AKN23AC
A9-9410	June 2016			2.9	3.5					800	307.2		10–25	AM9410AFY23AC
A9-9420	Q2 2017			3.0	3.6					847	325.2			AM9420AYN23AC
A9-9425	Q2 2018			3.1	3.7					900	345.6			AM9425AYN23AC
A9-9430^[219]	Q2 2017			3.2	3.5					847	325.2	2400	25	AD9430AJN23AC

Pro A4-4350B	Q1 2018			2.5	2.9					655	251.5	2133	15
Pro A4-5350B	Q1 2020			3.0	3.6					847	325.2
Pro A6-7350B	Q1 2018			3.0	3.6					847	325.2
Pro A6-8350B	Q1 2020			3.1	3.7					900	345.6

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Dalí" (2020)

Fabrication 14 nm by GlobalFoundries
Socket FP5
Two Zen CPU cores
Over 30% die size reduction over predecessor (Raven Ridge)
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core
Dual-channel RAM

Model	Releasedate	Fab	CPU						GPU				Socket	PCIelanes	Memorysupport	TDP	Part number
			Cores(threads)	Clock rate (GHz)		Cache			Model	Config^[a]	Clock(GHz)	Processingpower(GFLOPS)^[b]
			Cores(threads)	Base	Boost	L1	L2	L3	Model	Config^[a]	Clock(GHz)	Processingpower(GFLOPS)^[b]
AMD 3020e	Jan 6, 2020	14 nm	2 (2)	1.2	2.6	64 KB inst.32 KB dataper core	512 KBper core	4 MB	RadeonGraphics(Vega)	192:12:43 CU	1.0	384	FP5	12 (8+4)	DDR4-2400dual-channel	6 W	YM3020C7T2OFG
Athlon PRO 3045B	Q1 2021			2.3	3.2					128:8:42 CU	1.1	281.6				15 W	YM3045C4T2OFG
Athlon Silver 3050U	Jan 6, 2020																YM3050C4T2OFG
Athlon Silver 3050C	Sep 22, 2020																YM305CC4T2OFG
Athlon Silver 3050e	Jan 6, 2020		2 (4)	1.4	2.8					192:12:43 CU^[220]	1.0	384				6 W	YM3050C7T2OFG
Athlon PRO 3145B	Q1 2021			2.4	3.3											15 W	YM3145C4T2OFG
Athlon Gold 3150U	Jan 6, 2020																YM3150C4T2OFG
Athlon Gold 3150C	Sep 22, 2020																YM315CC4T2OFG
Ryzen 3 3250U	Jan 6, 2020			2.6	3.5						1.2	460.8					YM3250C4T2OFG
Ryzen 3 3250C	Sep 22, 2020			2.6	3.5						1.2	460.8					YM325CC4T2OFG

↑Unified shaders : Texture mapping units : Render output units and Compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Pollock" (2020)

Fabrication 14 nm by GlobalFoundries
Socket FT5
Two Zen CPU cores
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core
Single-channel RAM

Model	Releasedate	Fab	CPU						GPU				Socket	PCIelanes	Memorysupport	TDP	Part number
			Cores(threads)	Clock rate (GHz)		Cache			Model	Config^[a]	Clock(GHz)	Processingpower(GFLOPS)^[b]
			Cores(threads)	Base	Boost	L1	L2	L3	Model	Config^[a]	Clock(GHz)	Processingpower(GFLOPS)^[b]
AMD 3015e	Jul 6, 2020	14 nm	2 (4)	1.2	2.3	64 KB inst.32 KB dataper core	512 KBper core	4 MB	RadeonGraphics(Vega)	192:12:43 CU	0.6	230.4	FT5	12 (8+4)	DDR4-1600single-channel	6 W	AM3015BRP2OFJ
AMD 3015Ce	Apr 29, 2021	14 nm	2 (4)	1.2	2.3	64 KB inst.32 KB dataper core	512 KBper core	4 MB	RadeonGraphics(Vega)	192:12:43 CU	0.6	230.4	FT5	12 (8+4)	DDR4-1600single-channel	6 W	AM301CBRP2OFJ

↑Unified shaders : Texture mapping units : Render output units and Compute units (CU)
↑Single precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Mendocino" (2022)

Common features:

Socket: FT6
All the CPUs support LPDDR5-5500 in dual-channel mode.
L1 cache: 64 KB (32 KB data + 32 KB instruction) per core.
L2 cache: 512 KB per core.
All the CPUs support 4 PCIe 3.0 lanes.
Includes integrated RDNA2 GPU.
Fabrication process: TSMC 6 nm FinFET.

Branding and Model		CPU					GPU		TDP	Releasedate
		Cores(threads)	Clock rate (GHz)		L3 cache(total)	Coreconfig^[i]	Model	Clock
		Cores(threads)	Base	Boost	L3 cache(total)	Coreconfig^[i]	Model	Clock
Athlon Gold	7220U^[a]^[221]	2 (4)	2.4	3.7	4 MB	1 x 2	610M2 CU	1900 MHz	8–15 W	Sep 20, 2022^[222]
Athlon Silver	7120U^[a]^[223]	2 (2)	2.4	3.5	2 MB	1 x 2	610M2 CU	1900 MHz	8–15 W	Sep 20, 2022^[222]

↑Core Complexes (CCX) × cores per CCX

1 2Model also available as Chromebook optimized version as 7220C^[224] and 7120C^[225] released on May 23, 2023

Embedded APUs

G-Series

Brazos: "Ontario" and "Zacate" (2011)

Fabrication 40 nm
Socket FT1 (BGA-413)
CPU microarchitecture: Bobcat^[226]
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, ABM, NX bit, AMD64, AMD-V
GPU microarchitecture: TeraScale 2 (VLIW5) "Evergreen"
Memory support: single-channel, support up to two DIMMs of DDR3-1333 or DDR3L-1066
5 GT/s UMI

Model	Released	Fab	Step.	CPU				GPU				DDR3 Memorysupport	TDP (W)	Part number
				Cores (threads)	Clock (GHz)	Cache^[a]		Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
				Cores (threads)	Clock (GHz)	L1	L2	Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
G-Series T24L	March 1, 2011May 23, 2011	40 nm	B0	1 (1)	0.81.0	32 KB inst.32 KB dataper core	512 KB	N/a				1066	5	GET24LFPB12GTEGET24LFQB12GVE
G-Series T30L	March 1, 2011May 23, 2011			1 (1)	1.4		512 KB						18	GET30LGBB12GTEGET30LGBB12GVE
G-Series T48L	March 1, 2011May 23, 2011			2 (2)	1.4		2 × 512 KB						18	GET48LGBB22GTEGET48LGBB22GVE

G-Series T16R	June 25, 2012		B0	1 (1)	0.615		512 KB	HD 6250	80:8:4	276	44.1	(L)1066	4.5	GET16RFWB12GVE
G-Series T40R	May 23, 2011			1 (1)	1.0		512 KB			280	44.8	1066	5.5	GET40RFQB12GVE
G-Series T40E	May 23, 2011			2 (2)			2 × 512 KB						6.4	GET40EFQB22GVE
G-Series T40N	January 19, 2011May 23, 2011			2 (2)			2 × 512 KB	HD 6250 HD 6290					9	GET40NFPB22GTEGET40NFPB22GVE
G-Series T40R	May 23, 2011			1 (1)			512 KB	HD 6250					5.5	GET40RFSB12GVE
G-Series T44R	January 19, 2011May 23, 2011			1 (1)	1.2		512 KB						9	GET44RFPB12GTEGET44RFPB12GVE
G-Series T48E	June 25, 2012			2 (2)	1.4		2 × 512 KB						18	GET48EGBB22GVE
G-Series T48N	January 19, 2011 May 23, 2011			2 (2)	1.4		2 × 512 KB	HD 6310		500520	80 83.2			GET48NGBB22GTEGET48NGBB22GVE
G-Series T52R	January 19, 2011 May 23, 2011			1 (1)	1.5		512 KB	HD 6310		500	80	1066 1333		GET52RGBB12GTEGET52RGBB12GVE
G-Series T56E	June 25, 2012			2 (2)	1.65		2 × 512 KB	HD 6250		275	44	1333		GET56EGBB22GVE
G-Series T56N	January 19, 2011 May 23, 2011			2 (2)	1.6 1.65		2 × 512 KB	HD 6310 HD 6320		500	80	10661333		GET56NGBB22GTEGET56NGBB22GVE

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Kabini" (2013, SoC)

Fabrication 28 nm
Socket FT3 (769-BGA)^[227]
CPU microarchitecture: Jaguar
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support. No support for FMA (Fused Multiply-Accumulate). Trusted Platform Module (TPM) 1.2 support
GPU microarchitecture: Graphics Core Next (GCN) with Unified Video Decoder 3 (H.264, VC-1, MPEG2, etc.)
Single channel DDR3-1600, 1.25 and 1.35 V voltage level support, support for ECC memory
Integrates Controller Hub functional block, HD audio, 2 SATA channels, USB 2.0 and USB 3.0 (except GX-210JA)

Model	Released	Fab	Step.	CPU				GPU				DDR3 Memorysupport	TDP (W)	Junction temperature (°C)	Part number
				Cores (threads)	Clock (GHz)	Cache^[a]		Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
				Cores (threads)	Clock (GHz)	L1	L2 (MB)	Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
GX-210UA	Unknown	28 nm	B0	2 (2)	1.0	32 KB inst.32 KB dataper core	1	N/a				1333	8.5	0-90	GE210UIGJ23HM
GX-210JA	July 30, 2013							HD 8180E	128:8:42 CU	225	57.6	1066	6	0-90	GE210JIHJ23HM
GX-209HA	Unknown							HD 8400E		600	153.6	1066	9	-40-105	GE209HISJ23HM
GX-210HA	June 1, 2013							HD 8210E		300	76.8	1333	9	0-90	GE210HICJ23HM
GX-217GA	June 1, 2013				1.65			HD 8280E		450	115.2	1600	15	0-90	GE217GIBJ23HM
GX-411GA	Unknown			4 (4)	1.1		2	HD 8210E		300	76.8	1066		-40-105	GE411GIRJ44HM
GX-415GA	June 1, 2013				1.5			HD 8330E		500	128	1600		0-90	GE415GIBJ44HM
GX-416RA					1.6			N/a							GE416RIBJ44HM
GX-420CA					2.0			HD 8400E	128:8:42 CU	600	153.6		25		GE420CIAJ44HM

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Steppe Eagle" (2014, SoC)

Fabrication 28 nm
Socket FT3b (769-BGA)
CPU microarchitecture: Puma
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support

Model	Released	Fab	Step.	CPU				GPU				DDR3 Memorysupport	TDP (W)	Junction temperature (°C)	Part number
				Cores (threads)[FPUs]	Clock (GHz)	Cache^[a]		Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
				Cores (threads)[FPUs]	Clock (GHz)	L1	L2 (MB)	Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
GX-210JC	June 4, 2014	28 nm	ML-A1	2 (2) [1]	1.0	32 KB inst.32 KB dataper core	1	R1E	128:8:42 CU	267	68.3	1600	6	-40-105	GE210JIZJ23JB
GX-212JC					1.2			R2E		300	76.8	1333	6	0-90	GE212JIYJ23JB
GX-216HC					1.6			R4E		300	76.8	1066	10	-40-105	GE216HHBJ23JB
GX-222GC					2.2			R5E		655	167.6	1600	15	0-90	GE222GITJ23JB
GX-412HC				4 (4) [2]	1.2		2	R3E		300	76.8	1333	7		GE412HIYJ44JB
GX-424CC				4 (4) [2]	2.4		2	R5E		497	127.2	1866	25		GE424CIXJ44JB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Crowned Eagle" (2014, SoC)

Fabrication 28 nm
Socket FT3b (769-BGA)
CPU microarchitecture: Puma
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support
no GPU

Model	Released	Fab	CPU				GPU	DDR3 Memorysupport	TDP (W)	Junction temperature (°C)	Part number
			Cores (threads)[FPUs]	Clock (GHz)	Cache^[a]
			Cores (threads)[FPUs]	Clock (GHz)	L1	L2 (MB)
GX-224PC	June 4, 2014	28 nm	2 (2) [1]	2.4	32 KB inst.32 KB dataper core	1	N/a	1866	25	0-90	GE224PIXJ23JB
GX-410VC			4 (4) [2]	1.0		2		1066	7	-40-105	GE410VIZJ44JB
GX-412TC				1.2				1600	6	0-90	GE412TIYJ44JB
GX-420MC				2.0				1600	17.5	0-90	GE420MIXJ44JB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]

LX-Family (2016, SoC)

Fabrication 28 nm
Socket FT3b (769-BGA)
2 Puma x86 cores with 1MB shared L2 cache
L1 Cache: 32 KB Data per core and 32 KB Instructions per core
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM, BMI1, AMD-V support
GPU microarchitecture: Graphics Core Next (GCN) (1CU) with support for DirectX 11.2
Single channel 64-bit DDR3 memory with ECC
Integrated Controller Hub supports: PCIe® 2.0 4×1, 2 USB3 + 4 USB2 ports, 2 SATA 2.0/3.0 ports

Model	Released	Fab	Step.	CPU				GPU				DDR3 Memorysupport	TDP (W)	Part number
				Cores (threads)[FPUs]	Clock (GHz)	Cache^[a]		Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
				Cores (threads)[FPUs]	Clock (GHz)	L1	L2 (MB)	Model	Config	Clock (MHz)	Processingpower(GFLOPS)^[b]
GX-208JL	February 23, 2016	28 nm	ML-A1	2	0.8	32 KB inst.32 KB dataper core	1	R1E	64:4:11 CU	267	34.1	1333	6	GE208JIVJ23JB
GX-210HL	2017				1.0							1066	7	GE208HIZJ23JB
GX-210JL	February 23, 2016											1333	6	GE210JIVJ23JB
GX-210KL	2017											1333	4.5	GE210KIVJ23JB
GX-215GL	February 23, 2016				1.5					497	63.6	1600	15	GE215GITJ23JB
GX-218GL	February 23, 2016				1.8					497	63.6	1600	15	GE218GITJ23JB

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

I-Family: "Brown Falcon" (2016, SoC)

Fabrication 28 nm
Socket FP4^[228]
2 or 4 Excavator x86 cores with 1MB shared L2 cache
L1 Cache: 32 KB Data per core and 96 KB Instructions per module
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, XOP, FMA3, FMA4, F16C, ABM, BMI1, BMI2, TBM, RDRAND
GPU microarchitecture: Graphics Core Next (GCN) (up to 4 CUs) with support for DirectX 12
Dual channel 64-bit DDR4 or DDR3 memory with ECC
4K × 2K H.265 decode capability and multi format encode and decode
Integrated Controller Hub supports: PCIe 3.0 1×4, PCIe 2/3 4×1, 2 USB3 + 2 USB2 ports, 2 SATA 2.0/3.0 ports

Model	Released	Fab	CPU					GPU				Memorysupport	TDP (W)	Part number
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config^{[note 1]}	Clock (MHz)	Processingpower(GFLOPS)^[b]
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config^{[note 1]}	Clock (MHz)	Processingpower(GFLOPS)^[b]
GX-217GI	February 23, 2016	28 nm	[1] 2	1.7	2.0	96 KB inst.per module32 KB dataper core	1	R6E	256:16:44 CU	758	388	DDR3/DDR4-1600	15	GE217GAAY23KA
GX-420GI^[229]	2016	28 nm	[2] 4	2.0	2.2	96 KB inst.per module32 KB dataper core	2	R6ER7E	256:16:44 CU384:24:46 CU	758626	388480.7	DDR4-1866	16.1	GE420GAAY43KA

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

J-Family: "Prairie Falcon" (2016, SoC)

Fabrication 28 nm
Socket FP4^[230]
2 "Excavator+" x86 cores with 1MB shared L2 cache
L1 Cache: 32 KB Data per core and 96 KB Instructions per module
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, XOP, FMA3, FMA4, F16C, ABM, BMI1, BMI2, TBM, RDRAND
GPU microarchitecture: Radeon R5E Graphics Core Next (GCN) (up to 3 CUs) with support for DirectX 12
Single channel 64-bit DDR4 or DDR3 memory
4K × 2K H.265 decode capability with 10-bit compatibility and multi format encode and decode
Integrated Controller Hub supports: PCIe 3.0 1×4, PCIe 2/3 4×1, 2 USB3 + 2 USB2 ports, 2 SATA 2.0/3.0 ports

Model	Released	Fab	CPU					GPU					Memorysupport	TDP (W)	Junction temperature (°C)	Part number
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config^{[note 1]}	Clock (MHz)	Turbo	Processingpower(GFLOPS)^[b]
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config^{[note 1]}	Clock (MHz)	Turbo	Processingpower(GFLOPS)^[b]
GX-212JJ	2018	28 nm	[1] 2	1.2	1.6	96 KB inst.per module32 KB dataper core	1	R1E	64:4:11 CU	600	N/a	76.8	DDR3-1333DDR4-1600	6– 10	0-90	GE212JAWY23AC
GX-215JJ	2017			1.5	2.0			R2E	128:8:22 CU			153.6	DDR3-1600DDR4-1866	6– 10		GE215JAWY23AC
GX-220IJ	2018			2.0	2.2			R2E	128:8:22 CU			153.6	DDR3-1600DDR4-1866	10– 15		GE220IAVY23AC
GX-224IJ	2017			2.4	2.8			R4E	192:12:33 CU			230.4	DDR3-1866DDR4-2133	10– 15		GE224IAVY23AC

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

R-Series

Comal: "Trinity" (2012)

Fabrication 32 nm
Socket FP2 (BGA-827), FS1r2
CPU microarchitecture: Piledriver
L1 Cache: 16 KB Data per core and 64 KB Instructions per module
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AMD64, AMD-V, AES, CLMUL, AVX, XOP, FMA3, FMA4, F16C,^[31]ABM, BMI1, TBM
GPU microarchitecture: TeraScale 3 (VLIW4) "Northern Islands"
Memory support: dual-channel 1.35 V DDR3L-1600 memory, in addition to regular 1.5 V DDR3
2.5 GT/s UMI
Die size: 246 mm²; Transistors: 1.303 billion
OpenCL 1.1 and OpenGL 4.2 support

Model	Released	Fab	Step.	CPU					GPU					DDR3 Memorysupport	TDP (W)	Part number
				[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config^{[note 1]}	Clock (MHz)	Turbo (MHz)	Processingpower(GFLOPS)^[b]
				[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config^{[note 1]}	Clock (MHz)	Turbo (MHz)	Processingpower(GFLOPS)^[b]
R-252F	May 21, 2012	32 nm	B0	[1] 2	1.9	2.4	64 KB inst.per module16 KB dataper core	1	HD 7400G	192:12:43 CU	333	417	127.8	1333	17	RE252FSHE23HJE
R-260H					2.1	2.6		2?	HD 7500G	256:16:84 CU	327	424	167.4	1333	17	RE260HSHE24HJE
R-268D					2.5	3.0		1	HD 7420G	192:12:43 CU	470	640	180.4	1600	35	RE268DDEC23HJE
R-272F					2.7	3.2		1	HD 7520G	192:12:43 CU	497	686	190.8		35	RE272FDEC23HJE
R-452L				[2] 4	1.6	2.4		2 × 2 MB	HD 7600G	256:16:84 CU	327	424	167.4		19	RE452LSHE44HJE
R-460H					1.9	2.8			HD 7640G	256:16:84 CU	497	655	254.4		35	RE460HDEC44HJE
R-460L					2.0	2.8			HD 7620G	384:24:86 CU	360	497	276.4	1333	25	RE460LSIE44HJE
R-464L					2.3	3.2			HD 7660G	384:24:86 CU	497	686	381.6	1600	35	RE464LDEC44HJE

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Bald Eagle" (2014)

Fabrication 28 nm
Socket FP3
Up to 4 Steamroller x86 cores^[231]
L1 Cache: 16 KB Data per core and 96 KB Instructions per module
MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AMD64, AMD-V, AES, CLMUL, AVX, XOP, FMA3, FMA4, F16C,^[31]ABM, BMI1, TBM
GPU microarchitecture: Graphics Core Next (GCN) (up to 8 CUs) with support for DirectX 11.1 and OpenGL 4.2
Dual channel DDR3 memory with ECC
Unified Video Decode (UVD) 4.2 and Video Coding Engine (VCE) 2.0

Model	Released	Fab	CPU					GPU					DDR3 Memorysupport	TDP (W)	Junction temperature (°C)	Part number
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	Cache^[a]		Model	Config^{[note 1]}	Clock (MHz)	Turbo (MHz)	Processingpower(GFLOPS)^[b]
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	Model	Config^{[note 1]}	Clock (MHz)	Turbo (MHz)	Processingpower(GFLOPS)^[b]
RX-219NB	May 20, 2014	28 nm	[1] 2	2.2	3.0	96 KB inst.per module16 KB dataper core	1	N/a					1600	15- 17	0-100	RE219NECH23JA
RX-225FB			[1] 2	2.2	3.0		1	R4	192:12:43 CU	464	533	178.1	1600	15- 17		RE225FECH23JA
RX-425BB			[2] 4	2.5	3.4		4	R6	384:24:86 CU	576	654	442.3	1866	30- 35		RE425BDGH44JA
RX-427BB				2.7	3.6			R7	512:32:88 CU	600	686	614.4	2133	30- 35		RE427BDGH44JA
RX-427NB				2.7	3.6			N/a					2133	30- 35		RE427NDGH44JA

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

"Merlin Falcon" (2015, SoC)

Fabrication 28 nm
Socket FP4
Up to 4 Excavator x86 cores^[232]
L1 Cache: 32 KB Data per core and 96 KB Instructions per module
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, XOP, FMA3, FMA4, F16C, ABM, BMI1, BMI2, TBM, RDRAND
GPU microarchitecture: Graphics Core Next (GCN) (up to 8 CUs) with support for DirectX 12
Dual channel 64-bit DDR4 or DDR3 memory with ECC
Unified Video Decode (UVD) 6 (4K H.265 and H.264 decode) and Video Coding Engine (VCE) 3.1 (4K H.264 encode)
Dedicated AMD Secure Processor supports secure boot with AMD Hardware Validated Boot (HVB)
Integrated FCH featuring PCIe 3.0 USB3.0, SATA3, SD, GPIO, SPI, I2S, I2C, UART

Model	Released	Fab	CPU						GPU					Memorysupport	TDP (W)	Junction temperature (°C)	Part number
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	Cache^[a]			Model	Config^{[note 1]}	Clock (GHz)	Turbo	Processingpower(GFLOPS)^[b]
			[Modules/FPUs]Cores/threads	Clock (GHz)	Turbo (GHz)	L1	L2 (MB)	L3	Model	Config^{[note 1]}	Clock (GHz)	Turbo	Processingpower(GFLOPS)^[b]
RX-216TD	October 21, 2015	28 nm	[1] 2	1.6	3.0	96 KB inst.per module32 KB dataper core	1	N/a	N/a					DDR3/DDR4-1600	12- 15	0-90	RE216TAAY23KA
RX-216GD	October 21, 2015		[1] 2		3.0		1		R5	256:?:?4 CU	0.8	N/a	409.6		12- 15	0-90	RE216GAAY23KA
RX-416GD			[2] 4		2.4		2		R6	384:?:?6 CU	0.72		552.9		15	-40-105	RE416GATY43KA
RX-418GD	October 21, 2015			1.8	3.2				R6	384:?:?6 CU	0.8		614.4	DDR3-2133DDR4-2400	12- 35	0-90	RE418GAAY43KA
RX-421BD				2.1	3.4				R7	512:?:?8 CU	0.8		819.2				RE421BAAY43KA
RX-421ND				2.1	3.4				N/a								RE421NAAY43KA

↑AMD in its technical documentation uses KB, which it defines as Kilobyte and as equal to 1024 bytes, and MB, which it defines as Megabyte and as equal to 1024 KB.^[29]
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

1000-Series

V1000-Family: "Great Horned Owl" (2018, SoC)

Fabrication 14 nm by GlobalFoundries
Up to 4 Zen cores
Socket FP5
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core
Dual channel DDR4 memory with ECC
Fifth generation GCN based GPU

Model	Releasedate	Fab	CPU						GPU				Memorysupport	TDP	Junctiontemp.range(°C)
			Cores(threads)	Clock rate (GHz)		Cache			Model	Config^[i]	Clock(GHz)	Processingpower(GFLOPS)^[ii]
			Cores(threads)	Base	Boost	L1	L2	L3	Model	Config^[i]	Clock(GHz)	Processingpower(GFLOPS)^[ii]
V1202B	February 2018	GloFo 14LP	2 (4)	2.3	3.2	64 KB inst.32 KB dataper core	512 KBper core	4 MB	Vega 3	192:12:163 CU	1.0	384	DDR4-2400dual-channel	12–25 W	0–105
V1404I	December 2018		4 (8)	2.0	3.6				Vega 8	512:32:168 CU	1.1	1126.4			-40–105
V1500B	December 2018			2.2	N/a				N/a						0–105
V1605B	February 2018			2.0	3.6				Vega 8	512:32:168 CU	1.1	1126.4
V1756B	February 2018			3.25					Vega 8	512:32:168 CU	1.1	1126.4	DDR4-3200dual-channel	35–54 W
V1780B	December 2018			3.35					N/a
V1807B	February 2018			3.35	3.8				Vega 11	704:44:1611 CU	1.3	1830.4

↑Unified Shaders : Texture Mapping Units : Render Output Units and Compute Units (CU)
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

R1000-Family: "Banded Kestrel" (2019, SoC)

Fabrication 14 nm by GlobalFoundries
Up to 2 Zen cores
Socket FP5
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core
Dual channel DDR4 memory with ECC
Fifth generation GCN based GPU

Model	Releasedate	Fab	CPU						GPU				Memorysupport	TDP
			Cores(threads)	Clock rate (GHz)		Cache			Model	Config^[i]	Clock(GHz)	Processingpower(GFLOPS)^[ii]
			Cores(threads)	Base	Boost	L1	L2	L3	Model	Config^[i]	Clock(GHz)	Processingpower(GFLOPS)^[ii]
R1102G	February 25, 2020	GloFo14LP	2 (2)	1.2	2.6	64 KB inst.32 KB dataper core	512 KBper core	4 MB	Vega 3	192:12:43 CU	1.0	384	DDR4-2400single-channel	6 W
R1305G	February 25, 2020		2 (4)	1.5	2.8								DDR4-2400dual-channel	8-10 W
R1505G	April 16, 2019			2.4	3.3									12–25 W
R1606G	April 16, 2019			2.6	3.5						1.2	460.8		12–25 W

↑Unified Shaders : Texture Mapping Units : Render Output Units and Compute Units (CU)
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

2000-Series

V2000-Family: "Grey Hawk" (2020, SoC)

Fabrication 7 nm by TSMC
Up to 8 Zen 2 cores
Fifth generation GCN based GPU

Model	Releasedate	Fab	CPU						GPU				Socket	PCIesupport	Memorysupport	TDP
			Cores(threads)	Clock rate (GHz)		Cache			Archi-tecture	Config^[i]	Clock(GHz)	Processingpower^[ii](GFLOPS)
			Cores(threads)	Base	Boost	L1	L2	L3	Archi-tecture	Config^[i]	Clock(GHz)	Processingpower^[ii](GFLOPS)
V2516^[233]	Nov 10, 2020^[234]	TSMC7FF	6 (12)	2.1	3.95	32 KB inst.32 KB dataper core	512 KBper core	8 MB	GCN 5	384:24:86 CU	1.5	1152	FP6	20(8+4+4+4)PCIe 3.0	DDR4-3200dual-channelLPDDR4X-4266quad-channel	10–25 W
V2546^[233]	Nov 10, 2020^[234]			3.0	3.95					384:24:86 CU	1.5	1152				35–54 W
V2A46^[233]	Jan 4, 2023^[235]			3.0	3.2					448:28:87 CU	1.6	1433.6				35–54 W
V2718^[233]	Nov 10, 2020		8 (16)	1.7	4.15											10–25 W
V2748^[233]	Nov 10, 2020		8 (16)	2.9	4.25											35–54 W

↑Unified Shaders : Texture Mapping Units : Render Output Units and Compute Units (CU)
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

R2000-Family: "River Hawk" (2022, SoC)

Fabrication 12 nm by GlobalFoundries
Up to 4 Zen+ cores
MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, AVX2, FMA3, F16C, ABM, BMI1, BMI2, RDRAND, Turbo Core

Model	Releasedate	Fab	CPU						GPU				Socket	PCIesupport	Memorysupport	TDP
			Cores(threads)	Clock rate (GHz)		Cache			Archi-tecture	Config^[i]	Clock(GHz)	Processingpower^[ii](GFLOPS)
			Cores(threads)	Base	Boost	L1	L2	L3	Archi-tecture	Config^[i]	Clock(GHz)	Processingpower^[ii](GFLOPS)
R2312^[236]	June 7, 2022^[237]	GloFo 12LP	2 (4)	2.7	3.5	64 KB inst.32 KB dataper core	512 KBper core	4 MB	GCN 5	192:12:43 CU	1.2	460.8	FP5	8 lanesGen 3	DDR4-2400dual-channel ECC	10–25 W
R2314^[236]	June 7, 2022^[237]	GloFo 12LP	4 (4)	2.1	3.5	64 KB inst.32 KB dataper core	512 KBper core	4 MB	GCN 5	384:24:86 CU	1.2	921.6	FP5	16 lanesGen 3	DDR4-2666dual-channel ECC	10–35 W

↑Unified Shaders : Texture Mapping Units : Render Output Units and Compute Units (CU)
↑Single-precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.

Custom APUs

As of May 1, 2013, AMD opened the doors of their "semi-custom" business unit.^[238] Since these chips are custom-made for specific customer needs, they vary widely from both consumer-grade APUs and even the other custom-built ones. Some notable examples of semi-custom chips that have come from this sector include the chips from the PlayStation 4 and Xbox One.^[239] So far the size of the integrated GPU in these semi-custom APUs exceed by far the GPU size in the consumer-grade APUs.

Chip(device)	Release date	Fab	Die area (mm²)	CPU				GPU							Memory			Storage	API support	Special features
Chip(device)	Release date	Fab	Die area (mm²)	Archi-tecture	Cores	Clock (GHz)	L2 cache	Archi-tecture	Core config^[a]	Clock (MHz)	GFLOPS^[b]	Pixel fillrate (GP/s)^[c]	Texture fillrate (GT/s)^[d]	Other	Size	Bus type & width	Band-width (GB/s)	Storage	API support	Audio	Other
Liverpool(PS4)	Nov 2013	28 nm	348	Jaguar	8 cores	1.6	2× 2 MB	GCN 2	1152:72:3218 CU	800	1843	25.6	57.6	8 ACEs	8 GB	GDDR5256-bit	176	3DBD/DVD1× 2.5" SATA hard driveEasily replaceable hard driveUSB 3.0	OpenGL 4.2, GNM, GNMX and PSSL	Dolby Atmos (BD)S/PDIF	PS VR PS4 additional modules HDR10 (except discs)^[e]CECOptional IR sensor
Durango(Xbox One)	Nov 2013		363			1.75			768:48:1612 CU	853	1310	13.6	40.9	2 ACEs	32 MB	ESRAM^[f]	204	3DBD/DVD/CD1× 2.5" SATA hard driveUSB 3.0	Direct3D 11.2 and 12	Fully Dolby Atmos, DTS:X, and Windows SonicS/PDIF	Xbox One additional modulesFreeSync (1)HDMI 1.4 throughIR sensor and IR out portKensington lock
Durango(Xbox One)	Nov 2013		363							853	1310	13.6	40.9	2 ACEs	8 GB	DDR3256-bit	68	3DBD/DVD/CD1× 2.5" SATA hard driveUSB 3.0		Fully Dolby Atmos, DTS:X, and Windows SonicS/PDIF
Edmonton(Xbox One S) ^[240]	Jun 2016	16 nm	240							914	1404	14.6	43.9	2 ACEs	32 MB	ESRAM	219	4KBD/3DBD/DVD/CD^[g]1× 2.5" SATA hard driveUSB 3.0		Fully Dolby Atmos, DTS:X, and Windows SonicS/PDIF	Xbox One S additional modulesFully HDR10Dolby Vision (streaming)FreeSync (1&2)HDMI 1.4 throughIR sensor and IR out portKensington lock
Edmonton(Xbox One S) ^[240]	Jun 2016		240							914	1404	14.6	43.9	2 ACEs	8 GB	DDR3256-bit	68	4KBD/3DBD/DVD/CD^[g]1× 2.5" SATA hard driveUSB 3.0		Fully Dolby Atmos, DTS:X, and Windows SonicS/PDIF
(PS4 Slim)	Sep 2016		208			1.6			1152:72:3218 CU	800	1843	25.6	57.6	8 ACEs	8 GB	GDDR5256-bit	176	3DBD/DVD1× 2.5" SATA hard driveEasily replaceable hard driveUSB 3.0	OpenGL 4.2, GNM, GNMX and PSSL	Dolby Atmos (BD)	PS VRPS4 Slim additional modulesHDR10 (except discs)CECOptional IR sensor
Neo(PS4 Pro) ^[241]^[242]^[243]	Nov 2016		325			2.13		GCN 4(Polaris) ^[244]	2304:144:3236 CU	911	4198	58.3	131.2	4 ACEs and 2 HWSDouble-rate FP16^[h]checkerboard rendering	8 GB^[245]	GDDR5256-bit	218	3DBD/DVD1× 2.5" SATA hard driveEasily replaceable hard driveUSB 3.0	OpenGL 4.2 (4.5), GNM, GNMX and PSSL	Dolby Atmos (BD)S/PDIF	PS VRPS4 Pro additional modulesHDR10 (except discs)Up to 4K@60 HzCECOptional IR sensor
Neo(PS4 Pro) ^[241]^[242]^[243]	Nov 2016		325			2.13			2304:144:3236 CU	911	4198	58.3	131.2	4 ACEs and 2 HWSDouble-rate FP16^[h]checkerboard rendering	1 GB	DDR3^[i]	?		OpenGL 4.2 (4.5), GNM, GNMX and PSSL	Dolby Atmos (BD)S/PDIF
Scorpio(Xbox One X) ^[246]^[247]^[248]	Nov 2017		359	CustomizedJaguar		2.3			2560:160:3240 CU	1172	6001	37.5	187.5	4 ACEs and 2 HWS	12 GB	GDDR5384-bit	326	4KBD/3DBD/DVD/CD1× 2.5" SATA hard driveUSB 3.0	Direct3D 11.2 and 12	Fully Dolby Atmos, DTS:X, and Windows SonicS/PDIF	Xbox One X additional modulesFully HDR10Dolby Vision (streaming)FreeSync (1&2)Up to 4K@60 HzHDMI 1.4b throughIR sensor and IR out port
Fenghuang(Subor Z+) ^[249]^[250]^[251]	cancelled ^[252]	14 nm ^[253]	397	Zen	4 cores8 threads	3.0		GCN 5	1536:96:3224 CU	1300	3994	41.6	124.8	Double-rate FP16	8 GB	GDDR5256-bit	154	1× 2.5" SATA SSD1× 2.5" SATA hard driveEasily replaceable drivesUSB 3.0	Vulkan 1.1, Direct3D 12.1	S/PDIF	Subor Z Plus additional modulesWindows 10 Enterprise LTSC
Oberon(PS5)^[254]	Nov 2020	7 nm	308	Zen 2	8 cores16 threads	3.5 (variable)	4 MB	RDNA 2	2304:144:6436 CU	2233 (variable)	10290 (variable)	142.9	321.6	Double-rate FP16Real-time ray tracing Primitive shadersCustom 3D audio blocks	16 GB	GDDR6256-bit	448	4KBD/DVDCustom 5.5 GB/s PCIe 4.0 x4 NVMe SSDPCIe 4.0 M.2 slotEasily replaceable M.2 SSDUSB (except PS5 games)	Vulkan 1.2	PS5 TEMPEST 3D AudioTech	PS VRDedicated DMA controller and I/O coprocessorsCustom coherency engines and cache scrubbersCustom decompression blockHDRUp to 4K@120 HzUp to 8K@30 Hz
Anaconda(Xbox Series X)	Nov 2020		360			3.6(3.8 w/o SMT)			3328:208:6452 CU	1825	12147	116.8	379.6	Double-rate FP16Real-time ray tracingMesh shadersVariable rate shadingANN acceleration	10 GB	GDDR6320-bit	560	4KBD/DVDCustom 2.4 GB/s NVMe SSDCustom expansion cardUSB 3.1 (except XSX games)	DirectX 12 Ultimate	Custom spatial audio blockMS Project AcousticsFully Dolby Atmos, DTS:X, and Windows Sonic	Custom decompression blockHDRVRRUp to 4K@120 HzUp to 8K@30 HzCEC
Anaconda(Xbox Series X)			360			3.6(3.8 w/o SMT)			3328:208:6452 CU	1825	12147	116.8	379.6		6 GB	GDDR6192-bit^[j]	336
Lockhart(Xbox Series S)			197			3.4(3.6 w/o SMT)			1280:80:3220 CU	1565	4006	50.1	125.2		8 GB	GDDR6128-bit	224	Custom 2.4 GB/s NVMe SSDCustom expansion cardUSB 3.1 (except XSX games)
Lockhart(Xbox Series S)			197			3.4(3.6 w/o SMT)			1280:80:3220 CU	1565	4006	50.1	125.2		2 GB	GDDR632-bit	56
Van Gogh"Aerith"(Steam Deck)^[255]	Dec 2021		163		4 cores8 threads	2.4-3.5	2 MB		512:32:168 CU	1000-1600	1000-1600	16-25.6	32-51.2	Double-rate FP16Real-time ray tracingVariable rate shading	16 GB	LPDDR5128-bit	88	64 GB eMMC (PCIe Gen 2 × 1)256 GB NVMe SSD (PCIe Gen 3 × 4)512 GB NVMe SSD (PCIe Gen 3 × 4)microSD card slot	DirectX 9-12 Ultimate, OpenGL 4.6, Vulkan 1.2
Van Gogh"Sephiroth" (Steam Deck OLED)	Nov 2023	6 nm	131		4 cores8 threads	2.4-3.5	2 MB		512:32:168 CU	1000-1600	1000-1600	16-25.6	32-51.2	Double-rate FP16Real-time ray tracingVariable rate shading	16 GB	LPDDR5128-bit	102	256 GB NVMe SSD (PCIe Gen 3 × 4)512 GB NVMe SSD (PCIe Gen 3 × 4)1 TB NVMe SSD (PCIe Gen 3 × 4)microSD card slot	DirectX 9-12 Ultimate, OpenGL 4.6, Vulkan 1.2
Viola(PS5 Pro)	Nov 2024	4 nm	260		8 cores16 threads	3.85(variable)	4 MB	RDNA 3	3840:240:12060 CU	2180(variable)	16742(variable)	261.6	523.2	Double-rate FP16Real-time ray tracingPrimitive shadersCustom 3D audio blocksHardware-accelerated upscaling	16 GB	GDDR6256-bit	576	4KBD/DVD2 TB NVMe SSD (PCIe Gen 4 × 4)PCIe 4.0 M.2 slotUSB	Vulkan 1.2	PS5 TEMPEST 3D AudioTech	PS VRDedicated DMA controller and I/O coprocessorsCustom coherency engines and cache scrubbersCustom decompression blockHDRUp to 4K@120 HzUp to 8K@60 Hz
Viola(PS5 Pro)	Nov 2024	4 nm	260		8 cores16 threads	3.85(variable)	4 MB	RDNA 3	3840:240:12060 CU	2180(variable)	16742(variable)	261.6	523.2		2 GB	DDR5	?	4KBD/DVD2 TB NVMe SSD (PCIe Gen 4 × 4)PCIe 4.0 M.2 slotUSB	Vulkan 1.2	PS5 TEMPEST 3D AudioTech

↑Unified shaders : Texture mapping units : Render output units
↑Precision performance is calculated from the base (or boost) core clock speed based on a FMA operation.
↑Pixel fillrate is calculated as the number of ROPs multiplied by the base (or boost) core clock speed.
↑Texture fillrate is calculated as the number of TMUs multiplied by the base (or boost) core clock speed.
↑UHD BD is the only video disc format supporting HDR.
↑Cache
↑"Digital" version does not have an optical drive.
↑Feature preview of Rapid Packed Math, introduced in GCN 5.
↑Swap
↑A plain 320-bit 20 GB version could be made by just replacing four 1 GB GDDR6 chips by 2 GB ones.

Notes

1 2 3 4 5Unified shader processors (USPs): Texture mapping units (TMUs): Render output units (ROPs). 1 CU (Compute Unit) = 64 USPs: 4 TMUs : 1 ROPs

ลิงก์ภายนอก

เว็บไซต์อย่างเป็นทางการของหน่วยประมวลผลเร่งความเร็ว AMD
ข้อมูลจำเพาะทางเทคนิคของผลิตภัณฑ์ AMD
ผลิตภัณฑ์และเทคโนโลยีของ AMD

[3] สำหรับรถขุดรุ่น FM2+: A8-7680, A6-7480 และ Athlon X4 845

[nodedef-5] คอมพิวเตอร์ส่วนบุคคล (PC) จะถือเป็นโหนดหนึ่ง

[apudef-6] APU คือการรวม CPU และ GPU เข้าด้วยกัน โดยทั้งสองส่วนมีคอร์

[iommubios-7] ต้องใช้เฟิร์มแวร์ที่รองรับ

[firmware-8] 1 2ต้องได้รับการสนับสนุนจากเฟิร์มแวร์

[sse4a-9] ไม่มี SSE4 ไม่มี SSSE3

[SFLOPS-11] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[12] เชเดอร์แบบรวม :หน่วยการแมปพื้นผิว :หน่วยเอาต์พุตการเรนเดอร์

[DRM-18] 1.2 ในการเล่นเนื้อหาวิดีโอที่มีการป้องกัน จำเป็นต้องมีการ์ด ระบบปฏิบัติการ ไดรเวอร์ และแอปพลิเคชันที่รองรับ นอกจากนี้ยังต้องใช้จอแสดงผลที่รองรับ HDCP ด้วย HDCP เป็นข้อบังคับสำหรับการส่งออกรูปแบบเสียงบางรูปแบบ ซึ่งทำให้การตั้งค่ามัลติมีเดียมีข้อจำกัดเพิ่มเติม

[20] หากต้องการต่อจอแสดงผลมากกว่าสองจอ แผงเพิ่มเติมจะต้องรองรับ DisplayPort ในตัว ^{[ 10 ]}หรืออาจใช้ตัวแปลง DisplayPort เป็น DVI/HDMI/VGA แบบแอคทีฟก็ได้

[drm-21] 1.2 DRM ( Direct Rendering Manager ) เป็นส่วนประกอบหนึ่งของเคอร์เนลลินุกซ์ การสนับสนุนในตารางนี้หมายถึงเวอร์ชันล่าสุด

[r100_shader-28] การ์ดจอ Radeon 7000 Series มี Pixel Shader ที่ตั้งโปรแกรมได้ แต่ไม่รองรับ DirectX 8 หรือ Pixel Shader 1.0 อย่างสมบูรณ์ โปรดดูบทความเกี่ยวกับ Pixel Shader ของ R100

[nonpot-29] ชุดภาพเหล่านี้ไม่เป็นไปตามมาตรฐาน OpenGL 2+ อย่างสมบูรณ์ เนื่องจากฮาร์ดแวร์ไม่รองรับพื้นผิวประเภทที่ไม่ใช่กำลังสอง (NPOT) ทุกประเภท

[nofp64-34] การปฏิบัติตามมาตรฐาน OpenGL 4+ จำเป็นต้องรองรับเชเดอร์ FP64 ซึ่งเชเดอร์เหล่านี้ได้รับการจำลองขึ้นในชิป TeraScale บางรุ่นโดยใช้ฮาร์ดแวร์ 32 บิต

[kib-45] AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-46] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[fn_4-43] รุ่นที่มีคำต่อท้าย "K" จะมีตัวคูณที่ปลดล็อคแล้วและ GPU ที่สามารถโอเวอร์คล็อกได้

[kib-54] AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-55] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[kib-59] AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-60] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[kib-63] AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-64] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[kib-75] 1 2 AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-76] 1.2 ประสิทธิภาพ ความแม่นยำเดี่ยว คำนวณจากความเร็วสัญญาณ นาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[box-81] หากมีกระติกน้ำแข็งให้ใช้ด้วย

[kib-82] AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-83] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[box-86] หากมีกระติกน้ำแข็งให้ใช้ด้วย

[kib-87] AMD ในเอกสารทางเทคนิคใช้ KB ซึ่งกำหนดเป็นกิโลไบต์และเท่ากับ 1024 ไบต์ และ MB ซึ่งกำหนดเป็นเมกะไบต์และเท่ากับ 1024 KB^{[ 29 ]}

[SFLOPS-88] ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA

[ 1 ]

[ 2 ]

[ a ]

[ 3 ]

[ b ]

[ c ]

[ d ]

[ e ]

[ f ]

[ 4 ]

[ g ]

[ h ]

[ 5 ]

[ 6 ]

[ 7 ]

[ 8 ]

[ 9 ]

[ i ]

[ j ]

[ k ]

[ 11 ]

[ 12 ]

[ 13 ]

[ 14 ]

[ 10 ]

[ 15 ]

[ 16 ]

[ก]

[ข]

[ 17 ]

[ 18 ]

[ 19 ]

[ 20 ]

[ c ]

[ 21 ]

[ 22 ]

[ 23 ]

[ 24 ]

[ 25 ]

[ 26 ]

[ 27 ]

[ 28 ]

[หมายเหตุ 1 ]

[ a ]

[ b ]

[ 29 ]

[ 30 ]

[ 31 ]

[ 32 ]

[ 33 ]

[ 34 ]

[ 35 ]

[ 36 ]

[ a ]

[ b ]

[ 37 ]

[ 38 ]

[ 39 ]

[ a ]

[ b ]

[ 40 ]

[ 41 ]

[ a ]

[ b ]

[ 42 ]

[ 43 ]

[ 44 ]

[ 45 ]

เข้ารหัส

[ 47 ]

[ 48 ]

[ 49 ]

[ 50 ]

[ 51 ]

[ a ]

[ b ]

[ 52 ]

[ 53 ]

[ 54 ]

[ 55 ]

[ก]

[ b ]

[ c ]

[ 56 ]

[ 57 ]

[ก]

[ b ]

[ c ]

[ 58 ]

[ 59 ]

[ 60 ]

[ 61 ]

[ 62 ]

[ 63 ]

[ 64 ]

[ 65 ]

[ 66 ]

[ 67 ]

[ 68 ]

[ 69 ]