วิกิพีเดียภาษาไทย
กลับไปหน้าบทความ

อ่าน 3 นาที

ซ็อกเก็ต FS1

ซ็ อกเก็ต FS1 ใช้สำหรับ โน้ตบุ๊ก ที่ใช้โปรเซสเซอร์ AMD APU ที่มีชื่อรหัสว่า Llano , Trinity และ Richland ( ซ็อกเก็ต FS1r2 )

ซ็อกเก็ต FS1

ซ็อกเก็ต FS1
พิมพ์พีจีเอ - ซิฟ
ฟอร์มแฟคเตอร์ของชิป?
การติดต่อ722
โปรโตคอลFSBไฮเปอร์ทรานสปอร์ต 3.x
ความถี่FSBนาฬิการะบบ 200 MHz HyperTransportสูงสุด 3.2 GHz
ช่วงแรงดันไฟฟ้า?
โปรเซสเซอร์ผลิตภัณฑ์ APUแบบพกพา( Llano , TrinityและRichland )
ผู้มาก่อนซ็อกเก็ต S1
บทความนี้เป็นส่วนหนึ่งของชุดบทความเกี่ยวกับซ็อกเก็ต CPU

ซ็อกเก็ต FS1ใช้สำหรับโน้ตบุ๊กที่ใช้โปรเซสเซอร์AMD APU ที่มีชื่อรหัสว่า Llano , TrinityและRichland ( ซ็อกเก็ต FS1r2 )

ผลิตภัณฑ์ภายใต้แบรนด์ "Llano" ผสานรวมK10เข้ากับCedar (VLIW5), การเร่งความเร็ววิดีโอ UVD 3และ การรองรับ จอภาพหลายจอแบบAMD Eyefinityสูงสุดถึงสามจอ DisplayPort

ผลิตภัณฑ์ภายใต้แบรนด์ "Trinity" และ "Richland" มา พร้อมกับ เทคโนโลยี เร่ง ความเร็ววิดีโอ Northern Islands (VLIW4), UVD 3และVCE 1และ รองรับ การใช้งานหลายจอภาพผ่าน DisplayPortได้สูงสุดถึงสี่จอโดยใช้เทคโนโลยี AMD Eyefinity

แม้ว่าซีพียูเดสก์ท็อปของ AMD จะมีจำหน่ายในแพ็คเกจ 722 พินSocket AM1 (FS1b) แต่ก็ยังไม่ชัดเจนว่าซีพียูเดสก์ท็อปเหล่านี้จะใช้งานร่วมกับ Socket FS1 ได้หรือไม่ หรือในทางกลับกัน

นี่คือซ็อกเก็ตแบบ Pin Grid Array (BGA) รุ่นสุดท้ายสำหรับโปรเซสเซอร์มือถือของ AMD โดยโปรเซสเซอร์มือถือทั้งหมดในสถาปัตยกรรมไมโครที่ต่อจาก Piledriver จะมีจำหน่ายเฉพาะใน บรรจุภัณฑ์ BGAเท่านั้น ตัวอย่างเช่น โปรเซสเซอร์มือถือที่ใช้สถาปัตยกรรม Steamrollerจะใช้ ซ็อกเก็ต Socket FP3ซึ่งเป็นซ็อกเก็ต μBGA Intelก็ได้นำแนวทางปฏิบัตินี้มาใช้เช่นกัน โดยเริ่มจากสถาปัตยกรรมไมโคร Broadwell

ภาพรวมคุณสมบัติของ AMD APU

ตารางต่อไปนี้แสดงคุณสมบัติของโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ รวมถึงAPU (ดูเพิ่มเติม: รายชื่อโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ )

[ ]
  • ดู
  • พูดคุย
  • แก้ไข
แพลตฟอร์ม กำลังสูง กำลังมาตรฐาน และกำลังต่ำ พลังงานต่ำและต่ำมาก
ชื่อรหัสเซิร์ฟเวอร์ พื้นฐาน โตรอนโต
ไมโคร เกียวโต
เดสก์ท็อป ผลงาน ราฟาเอลฟีนิกซ์
กระแสหลัก ลลาโนทรีนิตี้ริชแลนด์กาเวรีกาเวรี รีเฟรช (โกดาวารี)คาร์ริโซ่บริสตอล ริดจ์เรเวน ริดจ์ปิกัสโซเรอนัวร์เซซานน์
รายการ
พื้นฐาน คาบินีดาลี
มือถือผลงาน เรอนัวร์เซซานน์เรมแบรนด์ดราก้อนเรนจ์
กระแสหลัก ลลาโนทรีนิตี้ริชแลนด์กาเวรีคาร์ริโซ่บริสตอล ริดจ์เรเวน ริดจ์ปิกัสโซเรอนัวร์ลูเซียนน์เซซานบาร์เซโลฟีนิกซ์
รายการ ดาลีเมนโดซิโน
พื้นฐาน เดสนา, ออนแทรีโอ, ซาคาเต้คาบินี เทมาชบีมา, มัลลินส์คาร์ริโซ่-แอลสโตนีย์ ริดจ์พอลล็อก
ฝังตัว ทรีนิตี้นกอินทรีหัวขาวเหยี่ยวเมอร์ลิน , เหยี่ยวสีน้ำตาลนกฮูกเขาใหญ่เกรย์ฮอว์กออนแทรีโอ, ซาคาเต้คาบินีนกอินทรีสเตปป์ , นกอินทรีมงกุฎ , ตระกูล LXเหยี่ยวทุ่งหญ้าเหยี่ยวลายแถบริเวอร์ฮอว์ก
ปล่อยแล้วสิงหาคม 2554ตุลาคม 2555มิถุนายน 2556มกราคม 2557 2015มิถุนายน 2558มิถุนายน 2559ตุลาคม 2560มกราคม 2562มีนาคม 2020 มกราคม 2564มกราคม 2565กันยายน 2022มกราคม 2566มกราคม 2554พฤษภาคม 2556เมษายน 2557พฤษภาคม 2558กุมภาพันธ์ 2559เมษายน 2562กรกฎาคม 2563มิถุนายน 2565พฤศจิกายน 2022
สถาปัตยกรรมไมโครของซีพียูเค10เครื่องตอกเสาเข็มรถบดถนนรถขุด" รถขุด+ " [ 1 ]เซนเซน+เซน 2เซน 3เซน 3+เซน 4บ็อบแคทจากัวร์พูม่าพูม่า+ [ 2 ]" รถขุด+ " เซนเซน+" เซน 2+ "
ISAx86-64 v1x86-64เวอร์ชัน 2x86-64 v3x86-64 v4x86-64 v1x86-64เวอร์ชัน 2x86-64 v3
ซ็อกเก็ตเดสก์ท็อป ผลงาน ไม่มีข้อมูลเอเอ็ม5ไม่มีข้อมูลไม่มีข้อมูล
กระแสหลัก ไม่มีข้อมูลเอเอ็ม4ไม่มีข้อมูลไม่มีข้อมูล
รายการ เอฟเอ็ม1เอฟเอ็ม2เอฟเอ็ม2+FM2+ [ a ] ​​, AM4เอเอ็ม4ไม่มีข้อมูล
พื้นฐาน ไม่มีข้อมูลไม่มีข้อมูลเอเอ็ม1ไม่มีข้อมูลFP5ไม่มีข้อมูล
อื่น เอฟเอส1FS1+ , FP2เอฟพี3เอฟพี4FP5เอฟพี6เอฟพี7เอฟแอล1 FP7 FP7r2 FP8 เอฟที1เอฟที3เอฟที3บีเอฟพี4FP5เอฟที5FP5เอฟที6
เวอร์ชัน PCI Express2.0 3.0 4.0 5.0 4.0 2.0 3.0
ซีเอ็กซ์แอลไม่มีข้อมูลไม่มีข้อมูล
แฟบ ( นาโนเมตร ) GF 32SHP ( HKMG SOI ) GF 28SHP (HKMG แบบขายส่ง) GF 14LPP ( FinFETแบบก้อน) GF 12LP (FinFET แบบก้อน) TSMC N7 (FinFET bulk) TSMC N6 (FinFET bulk) CCD: TSMC N5 (FinFET bulk) cIOD: TSMC N6 (FinFET bulk)TSMC 4nm (FinFET bulk) TSMC N40 (จำนวนมาก) TSMC N28 (HKMG แบบขายส่ง) GF 28SHP (HKMG แบบขายส่ง) GF 14LPP ( FinFETแบบก้อน) GF 12LP (FinFET แบบก้อน) TSMC N6 (FinFET bulk)
พื้นที่ แม่พิมพ์ (มม. ² )228246245245250210 [ 3 ]156 180210CCD: (2x) 70 cIOD: 122 17875 (+ 28 FCH )107?125149~100
TDPขั้นต่ำ(W)351712101565354.543.95106128
TDPสูงสุดของ APU (วัตต์)10095654517054182565415
ความเร็วสัญญาณนาฬิกาพื้นฐานสูงสุดของ APU (GHz)33.84.14.13.73.83.63.73.84.03.34.74.31.752.222.23.22.61.23.352.8
จำนวน APU สูงสุดต่อโหนด[ b ]11
จำนวนคอร์สูงสุดต่อซีพียู1211
จำนวน CCX สูงสุดต่อชิปหลัก1211
จำนวนคอร์สูงสุดต่อ CCX482424
จำนวนคอร์CPUสูงสุด[ c ] ต่อ APU481682424
จำนวน เธรดสูงสุดต่อคอร์ CPU1212
โครงสร้างไปป์ไลน์จำนวนเต็ม3+32+24+24+2+11+3+3+1+21+1+1+12+24+24+2+1
i386, i486, i586, CMOV, NOPL, i686, PAE , NX bit , CMPXCHG16B, AMD-V , RVI , ABMและ LAHF/SAHF 64 บิตใช่ใช่
IOMMU [ d ]ไม่มีข้อมูลเวอร์ชัน 2ว1เวอร์ชัน 2
BMI1 , AES-NI , CLMULและF16Cใช่ไม่มีข้อมูลใช่
มอฟบีไม่มีข้อมูลใช่
AVIC , BMI2 , RDRANDและ MWAITX/MONITORX ไม่มีข้อมูลใช่
SME [ e ] , TSME [ e ] , ADX , SHA , RDSEED , SMAP , SMEP , XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT, CLZERO และ PTE Coalescingไม่มีข้อมูลใช่ไม่มีข้อมูลใช่
GMET , WBNOINVD, CLWB, QOS, PQE-BW, RDPID, RDPRU และ MCOMMITไม่มีข้อมูลใช่ไม่มีข้อมูลใช่
เอ็มพีเค , วีเอสไม่มีข้อมูลใช่ไม่มีข้อมูล
เอสจีเอ็กซ์ไม่มีข้อมูลไม่มีข้อมูล
หน่วยประมวลผลทศลบต่อคอร์10.5110.51
ท่อต่อ FPU22
ความกว้างท่อ FPU128 บิต256 บิต80 บิต128 บิต256 บิต
ชุดคำสั่ง CPU ระดับSIMDSSE4a [ f ]เอวีเอ็กซ์เอวีเอ็กซ์2เอวีเอ็กซ์-512เอสเอสเอสอี3เอวีเอ็กซ์เอวีเอ็กซ์2
3DNow!3DNow!+ไม่มีข้อมูลไม่มีข้อมูล
พรีเฟตช์/พรีเฟตช์ดับเบิลยูใช่ใช่
จีเอฟเอ็นไอไม่มีข้อมูลใช่ไม่มีข้อมูล
เอเอ็มเอ็กซ์ไม่มีข้อมูล
FMA4 , LWP, TBMและXOPไม่มีข้อมูลใช่ไม่มีข้อมูลไม่มีข้อมูลใช่ไม่มีข้อมูล
เอฟเอ็มเอ3ใช่ใช่
เอดีเอ็ม เอ็กซ์ดีเอ็นเอไม่มีข้อมูลใช่ไม่มีข้อมูล
แคชข้อมูลL1 ต่อคอร์ (กิโลไบต์)64163232
ความสัมพันธ์ของแคชข้อมูล L1 (วิธี)2488
แคชคำสั่ง L1 ต่อคอร์10.51 10.51
แคชคำสั่ง L1 รวมสูงสุดของ APU (กิโลไบต์)256128192256512256 64128 96 128
การเชื่อมโยงแคชคำสั่ง L1 (วิธี)2348 2 3 4 8
แคช L2ต่อคอร์10.5110.51
แคช L2 รวมสูงสุดของ APU (MiB)424161212
การเชื่อมโยงแคช L2 (วิธี)168168
แคช L3 on-die สูงสุดต่อ CCX (MiB)ไม่มีข้อมูล41632ไม่มีข้อมูล4
ขนาดแคช 3 มิติสูงสุดต่อ CCD (MiB)ไม่มีข้อมูล64ไม่มีข้อมูลไม่มีข้อมูล
ขนาด แคช L3ใน CCD สูงสุดต่อ APU (MiB)4816644
สูงสุด 3D V-Cache ทั้งหมดต่อ APU (MiB)ไม่มีข้อมูล64ไม่มีข้อมูลไม่มีข้อมูล
ขนาดแคช L3 สูงสุด ต่อ APU (MiB)ไม่มีข้อมูลไม่มีข้อมูล
ขนาด แคช L3รวมสูงสุดต่อ APU (MiB)48161284
ความสัมพันธ์ของแคช L3 ของ APU (จำนวนครั้ง)1616
รูปแบบแคช L3เหยื่อเหยื่อ
แคช L4สูงสุดไม่มีข้อมูลไม่มีข้อมูล
รองรับDRAMสูงสุดDDR3 -1866DDR3-2133DDR3-2133 , DDR4-2400DDR4-2400DDR4-2933DDR4-3200 , LPDDR4-4266DDR5 -4800, LPDDR5 -6400DDR5 -5200DDR5 -5600, LPDDR5x -7500DDR3L -1333DDR3L-1600DDR3L-1866DDR3-1866 , DDR4-2400DDR4-2400DDR4-1600DDR4-3200แอลพีดีอาร์5-5500
จำนวนช่อง DRAMสูงสุดต่อ APU21212
แบนด์วิดท์DRAM สูงสุด(GB/s) ต่อ APU29.86634.13238,400 บาท46.93268.256102.40083.200120,000 บาท 10.66612,800 บาท14.93319.20038,400 บาท12,800 บาท51.20088,000 บาท
สถาปัตยกรรมไมโครของ GPUเทราสเกล 2 (VLIW5)เทราสเกล 3 (VLIW4)GCN รุ่นที่ 2GCN เจนเนอเรชั่นที่ 3GCN เจนเนอเรชั่นที่ 5 [ 4 ]อาร์ดีเอ็นเอ 2อาร์ดีเอ็นเอ 3เทราสเกล 2 (VLIW5)GCN รุ่นที่ 2GCN เจนเนอเรชั่นที่ 3 [ 4 ]GCN เจนเนอเรชั่นที่ 5อาร์ดีเอ็นเอ 2
ชุดคำสั่ง GPUชุดคำสั่งTeraScaleชุดคำสั่ง GCNชุดคำสั่ง RDNAชุดคำสั่งTeraScaleชุดคำสั่ง GCNชุดคำสั่ง RDNA
ความเร็วสัญญาณนาฬิกาพื้นฐานสูงสุดของ GPU (MHz)60080084486611081250140021002400400538600?84790012006001300ปี ค.ศ. 1900
ประสิทธิภาพสูงสุดของ GPU พื้นฐาน(GFLOPS) [ g ]480614.4648.1886.71134.517601971.22150.43686.4102.486???345.6460.8230.41331.2486.4
เอ็นจิ้น 3 มิติ[ h ]สูงสุด 400:20:8สูงสุด 384:24:6สูงสุด 512:32:8จนถึง 704:44:16 [ 5 ]สูงสุด 512:32:8768:48:8128:8:480:8:4128:8:4สูงสุด 192:12:8สูงสุด 192:12:4192:12:4สูงสุด 512:??128:??
IOMMUv1ไอโอเอ็มเอ็มยูวี2IOMMUv1?ไอโอเอ็มเอ็มยูวี2
ตัวถอดรหัสวิดีโอยูวีดี 3.0ยูวีดี 4.2ยูวีดี 6.0VCN 1.0 [ 6 ]VCN 2.1 [ 7 ]VCN 2.2 [ 7 ]วีซีเอ็น 3.1?ยูวีดี 3.0ยูวีดี 4.0ยูวีดี 4.2ยูวีดี 6.2วีซีเอ็น 1.0วีซีเอ็น 3.1
ตัวเข้ารหัสวิดีโอไม่มีข้อมูลวีซีอี 1.0วีซีอี 2.0วีซีอี 3.1ไม่มีข้อมูลวีซีอี 2.0วีซีอี 3.4
เอดีเอ็ม ฟลูอิด โมชั่น เลขที่ใช่เลขที่เลขที่ใช่เลขที่
การประหยัดพลังงาน GPUพาวเวอร์เพลย์พาวเวอร์จูนพาวเวอร์เพลย์พาวเวอร์จูน[ 8 ]
ทรูออดิโอไม่มีข้อมูลใช่[ 9 ]? ไม่มีข้อมูลใช่
ฟรีซิงค์1 2 1 2
HDCP [ i ]?1.42.22.3?1.42.22.3
PlayReady [ i ]ไม่มีข้อมูล3.0 ยังไม่พร้อมใช้งานไม่มีข้อมูล3.0 ยังไม่พร้อมใช้งาน
จอแสดงผลที่รองรับ[ j ]2–32–433 (เดสก์ท็อป) 4 (มือถือ, ฝังตัว)42344
/drm/radeon[ k ] [ 11 ] [ 12 ]ใช่ไม่มีข้อมูลใช่ไม่มีข้อมูล
/drm/amdgpu[ k ] [ 13 ]ไม่มีข้อมูลใช่[ 14 ]ไม่มีข้อมูลใช่[ 14 ]
  1. ^สำหรับรถขุดรุ่น FM2+: A8-7680, A6-7480 และ Athlon X4 845
  2. ^คอมพิวเตอร์ส่วนบุคคล (PC) จะนับเป็นหนึ่งโหนด
  3. ^ APU คือการรวม CPU และ GPU เข้าด้วยกัน โดยทั้งสองส่วนมีคอร์
  4. ^ต้องใช้เฟิร์มแวร์ที่รองรับ
  5. ^ a bต้องใช้เฟิร์มแวร์รองรับ
  6. ^ไม่มี SSE4 ไม่มี SSSE3
  7. ^ ประสิทธิภาพ ความแม่นยำเดี่ยวคำนวณจากความเร็วสัญญาณนาฬิกาหลักพื้นฐาน (หรือบูสต์) โดยอิงจากการดำเนินการ FMA
  8. ^เชเดอร์แบบรวม  :หน่วยการแมปพื้นผิว  :หน่วยเอาต์พุตการเรนเดอร์
  9. ^ a bในการเล่นเนื้อหาวิดีโอที่มีการป้องกัน จำเป็นต้องมีการ์ด ระบบปฏิบัติการ ไดรเวอร์ และแอปพลิเคชันที่รองรับ นอกจากนี้ยังต้องใช้จอแสดงผลที่เข้ากันได้กับ HDCP ด้วย HDCP เป็นข้อบังคับสำหรับการส่งออกรูปแบบเสียงบางรูปแบบ ซึ่งเป็นการเพิ่มข้อจำกัดเพิ่มเติมในการตั้งค่ามัลติมีเดีย
  10. ^หากต้องการจ่ายไฟให้กับจอแสดงผลมากกว่าสองจอ แผงเพิ่มเติมจะต้องรองรับ DisplayPort ในตัว [ 10 ]หรืออาจใช้ตัวแปลง DisplayPort เป็น DVI/HDMI/VGA แบบแอคทีฟก็ได้
  11. ^ a b DRM ( Direct Rendering Manager ) เป็นส่วนประกอบหนึ่งของเคอร์เนล Linux การสนับสนุนในตารางนี้หมายถึงเวอร์ชันล่าสุด

ดูเพิ่มเติม

  1. ^ "AMD ประกาศเปิดตัว APU รุ่นที่ 7: Excavator mk2 ใน Bristol Ridge และ Stoney Ridge สำหรับโน้ตบุ๊ก" 31 พฤษภาคม 2016 สืบค้นเมื่อ3 มกราคม 2020
  2. ^ "ตระกูล APU "Carrizo" ของ AMD Mobile ออกแบบมาเพื่อมอบประสิทธิภาพและการประหยัดพลังงานที่ก้าวกระโดดอย่างเห็นได้ชัดในปี 2015" (ข่าวประชาสัมพันธ์) 20 พฤศจิกายน 2014 สืบค้นเมื่อ16 กุมภาพันธ์ 2015
  3. ^ "คู่มือเปรียบเทียบ CPU มือถือ ฉบับที่ 13.0 หน้า 5: รายชื่อ CPU มือถือ AMD ทั้งหมด" . TechARP.com . สืบค้นเมื่อ13 ธันวาคม 2017 .
  4. ^ a b "พบ GPU AMD VEGA10 และ VEGA11 ในไดรเวอร์ OpenCL" . VideoCardz.com . สืบค้นเมื่อ6 มิถุนายน 2017 .
  5. ^ Cutress, Ian (1 กุมภาพันธ์ 2018). "Zen Cores และ Vega: Ryzen APU สำหรับ AM4 – AMD Tech Day ที่ CES: แผนงานปี 2018 เปิดเผยแล้ว พร้อมด้วย Ryzen APU, Zen+ บน 12nm และ Vega บน 7nm" . Anandtech . สืบค้นเมื่อ7 กุมภาพันธ์ 2018 .
  6. ^ Larabel, Michael (17 พฤศจิกายน 2017). "การรองรับการเข้ารหัส Radeon VCN ใน Mesa 17.4 Git" . Phoronix . สืบค้นเมื่อ20 พฤศจิกายน 2017 .
  7. ^ a b "ภาพไดความละเอียดสูงชุดแรกของ AMD Ryzen 5000G 'Cezanne' APU เผยออกมาแล้ว มีทรานซิสเตอร์ 10.7 พันล้านตัวในแพ็คเกจขนาด 180 ตารางมิลลิเมตร" . wccftech . 12 ส.ค. 2021 . สืบค้นเมื่อ25 ส.ค. 2021 .
  8. ^ Tony Chen; Jason Greaves, "สถาปัตยกรรม Graphics Core Next (GCN) ของ AMD" (PDF) , AMD , สืบค้นเมื่อ 13 สิงหาคม 2016
  9. ^ "บทวิเคราะห์เชิงเทคนิคเกี่ยวกับสถาปัตยกรรม Kaveri ของ AMD" Semi Accurate สืบค้นเมื่อ 6 กรกฎาคม 2014
  10. ^ "ฉันจะเชื่อมต่อจอภาพสามจอขึ้นไปกับการ์ดกราฟิก AMD Radeon™ HD 5000, HD 6000 และ HD 7000 Series ได้อย่างไร?" AMD สืบค้นเมื่อ 8 ธันวาคม 2014
  11. ^ Airlie, David (26 พฤศจิกายน 2009). "DisplayPort รองรับโดยไดรเวอร์ KMS ที่ถูกรวมเข้าในเคอร์เนล Linux เวอร์ชัน 2.6.33" . สืบค้นเมื่อ16 มกราคม 2016 .
  12. ^ "ตารางคุณสมบัติของเรเดียน" . freedesktop.org . สืบค้นเมื่อ10 มกราคม 2016 .
  13. ^ Deucher, Alexander (16 กันยายน 2015). "XDC2015: AMDGPU" (PDF) . สืบค้นเมื่อ16 มกราคม 2016 .
  14. ↑ มิเชล ดันเซอร์ (17 พฤศจิกายน พ.ศ. 2559). "[ประกาศ] xf86-video-amdgpu 1.2.0" . list.x.org .
  • ข้อกำหนดการออกแบบซ็อกเก็ต FS1

ไอคอนรูปย่อ

บทความเกี่ยวกับฮาร์ดแวร์คอมพิวเตอร์นี้ ยัง ไม่สมบูรณ์คุณสามารถช่วยวิกิพีเดียได้โดยการเพิ่มข้อมูลที่ขาดหายไป

  • วี
  • ที
  • อี
ดึงข้อมูลมาจาก " https://en.wikipedia.org/w/index.php?title=Socket_FS1&oldid=1211245871 "

สรุปเนื้อหา

ข้อมูลสำคัญจากบทความ

ข้อมูลสำคัญเกี่ยวกับ ซ็อกเก็ต FS1

ซ็ อกเก็ต FS1 ใช้สำหรับ โน้ตบุ๊ก ที่ใช้โปรเซสเซอร์ AMD APU ที่มีชื่อรหัสว่า Llano , Trinity และ Richland ( ซ็อกเก็ต FS1r2 )

ภาพรวมคุณสมบัติของ AMD APU

ตารางต่อไปนี้แสดงคุณสมบัติของโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ รวมถึง APU ( ดูเพิ่มเติม: รายชื่อโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ )

ดูเพิ่มเติม

รายชื่อโปรเซสเซอร์ AMD ที่มีกราฟิก 3 มิติ รายชื่อโปรเซสเซอร์มือถือ AMD

ลิงก์ภายนอก

^ "AMD ประกาศเปิดตัว APU รุ่นที่ 7: Excavator mk2 ใน Bristol Ridge และ Stoney Ridge สำหรับโน้ตบุ๊ก" 31 พฤษภาคม 2016 สืบค้นเมื่อ 3 มกราคม 2020 ^ "ตระกูล APU "Carrizo" ของ AMD Mobile...