อุปกรณ์มัลติเกต หรือทรานซิสเตอร์สนามไฟฟ้าแบบมัลติเกต ( Multi-gate MOSFETหรือMulti-gate field-effect transistorหรือMuGFET ) หมายถึงทรานซิสเตอร์สนามไฟฟ้าแบบโลหะ-ออกไซด์-เซมิ คอนดักเตอร์ (MOSFET) ที่มี เกตมากกว่าหนึ่ง เกต บนทรานซิสเตอร์ตัวเดียว เกตหลายตัวอาจถูกควบคุมโดยขั้วไฟฟ้าเกตเดียว ซึ่งพื้นผิวเกตหลายตัวทำหน้าที่ทางไฟฟ้าเหมือนเกตเดียว หรือโดยขั้วไฟฟ้าเกตอิสระ อุปกรณ์มัลติเกตที่ใช้ขั้วไฟฟ้าเกตอิสระบางครั้งเรียกว่าทรานซิสเตอร์สนามไฟฟ้าแบบมัลติเกตอิสระ (Multiple-independent-gate field-effect transistor หรือMIGFET ) อุปกรณ์มัลติเกตที่ใช้กันอย่างแพร่หลายที่สุดคือFinFET (fin field-effect transistor) และGAAFET (gate-all-around field-effect transistor) ซึ่งเป็นทรานซิสเตอร์แบบไม่ระนาบ หรือทรานซิสเตอร์ 3มิติ

ทรานซิสเตอร์แบบหลายเกตเป็นหนึ่งในกลยุทธ์หลายอย่างที่ ผู้ผลิต เซมิคอนดักเตอร์MOS กำลังพัฒนา เพื่อสร้างไมโครโปรเซสเซอร์และเซลล์หน่วยความจำ ที่มีขนาดเล็กลงเรื่อยๆ ซึ่งเรียกกันทั่วไปว่าการขยายกฎของมัวร์ (ในเวอร์ชันที่แคบและเฉพาะเจาะจงเกี่ยวกับการปรับความหนาแน่น โดยไม่รวมถึงการผสมผสานที่ไม่ระมัดระวังในอดีตกับการปรับขนาดของเดนาร์ด ) ^{[ 1 ]}มีรายงานความพยายามในการพัฒนาทรานซิสเตอร์แบบหลายเกตจากElectrotechnical Laboratory , Toshiba , Grenoble INP , Hitachi , IBM , TSMC , UC Berkeley , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductorและอื่นๆ และITRSได้ทำนายอย่างถูกต้องว่าอุปกรณ์ดังกล่าวจะเป็นรากฐานของเทคโนโลยีที่มีขนาดต่ำกว่า 32 นาโนเมตร [ ^{2 ] อุปสรรค}สำคัญต่อการนำไปใช้งานอย่างแพร่หลายคือความสามารถในการผลิต เนื่องจากทั้ง การออกแบบแบบ ระนาบและแบบไม่ระนาบต่างก็มีความท้าทายอย่างมาก โดยเฉพาะอย่างยิ่งในส่วนของลิโทกราฟีและการสร้างลวดลาย กลยุทธ์เสริมอื่นๆ สำหรับการลดขนาดอุปกรณ์ ได้แก่การปรับแต่งความเครียด ของช่อง สัญญาณ เทคโนโลยีที่ใช้ ซิลิคอนบนฉนวนและวัสดุเกตโลหะ/ค่าคงที่ได อิเล็กตริกสูง

MOSFET แบบสองเกตมักใช้ใน มิกเซอร์ ความถี่สูงมาก ( VHF) และในแอมพลิฟายเออร์ฟรอนท์เอนด์ VHF ที่มีความไวสูง มีจำหน่ายจากผู้ผลิตเช่นMotorola , NXP SemiconductorsและHitachi ^{[ 3 ] [ 4 ] [ 5 ]}

ในเอกสารทางวิชาการอาจพบทรานซิสเตอร์แบบมัลติเกตได้หลายสิบแบบ โดยทั่วไปแล้ว สามารถจำแนกและจัดประเภททรานซิสเตอร์เหล่านี้ได้ตามสถาปัตยกรรม (แบบระนาบเทียบกับแบบไม่ระนาบ) และจำนวนช่องสัญญาณ/เกต (2, 3 หรือ 4)

MOSFET แบบสองเกตระนาบ (DGMOS) ใช้ กระบวนการผลิต แบบระนาบ ทั่วไป (แบบชั้นต่อชั้น) เพื่อสร้าง อุปกรณ์ MOSFET แบบสองเกต (ทรานซิสเตอร์สนามแม่เหล็กโลหะออกไซด์เซมิคอนดักเตอร์) โดยหลีกเลี่ยง ข้อกำหนด ด้านลิโทกรา ฟีที่เข้มงวดกว่า ที่เกี่ยวข้องกับโครงสร้างทรานซิสเตอร์แนวตั้งที่ไม่ใช่ระนาบ ในทรานซิสเตอร์แบบสองเกตระนาบ ช่องระบาย-แหล่งกำเนิดจะถูกประกบอยู่ระหว่างชั้นเกต/ออกไซด์เกตสองชั้นที่ผลิตขึ้นอย่างอิสระ ความท้าทายหลักในการผลิตโครงสร้างดังกล่าวคือการบรรลุการจัดเรียงตัวเองที่น่าพอใจระหว่างเกตบนและล่าง^{[ 6 ]}

FlexFETเป็นทรานซิสเตอร์แบบสองเกตอิสระแบบระนาบที่มี เกตด้านบนเป็น MOSFET โลหะ ดามัสซีนและเกตด้านล่างเป็น JFET ที่ฝังไว้ซึ่งจัดเรียงตัวเองในร่องเกต อุปกรณ์นี้สามารถปรับขนาดได้สูงเนื่องจากความยาวช่องสัญญาณต่ำกว่าระดับลิโทกราฟิก ส่วนขยายแหล่งกำเนิดและระบายที่ตื้นมากโดยไม่ต้องฝัง พื้นที่แหล่งกำเนิดและระบายที่ยกขึ้นโดยไม่ต้องสร้างเอพิโทป และการไหลแบบเกตสุดท้าย FlexFET เป็นทรานซิสเตอร์แบบสองเกตที่แท้จริงในแง่ที่ว่า (1) ทั้งเกตด้านบนและด้านล่างให้การทำงานของทรานซิสเตอร์ และ (2) การทำงานของเกตเชื่อมโยงกันโดยที่การทำงานของเกตด้านบนส่งผลต่อการทำงานของเกตด้านล่างและในทางกลับกัน^{[ 7 ]} FlexFET ได้รับการพัฒนาและผลิตโดย American Semiconductor, Inc.

FinFET (ทรานซิสเตอร์สนามแม่เหล็กแบบครีบ) เป็นทรานซิสเตอร์แบบไม่ระนาบชนิดหนึ่ง หรือทรานซิสเตอร์ "3 มิติ" (ไม่ควรสับสนกับไมโครชิป 3 มิติ ) ^{[ 8 ]} FinFET เป็นรูปแบบหนึ่งของ MOSFET แบบดั้งเดิม โดยมีลักษณะเด่นคือมีช่องผกผัน "ครีบ" ซิลิคอนบางๆ อยู่บนพื้นผิว ทำให้เกตสามารถสัมผัสได้สองจุด คือ ด้านซ้ายและด้านขวาของครีบ ความหนาของครีบ (วัดในทิศทางจากแหล่งกำเนิดไปยังเดรน) จะกำหนดความยาวช่องสัญญาณที่มีประสิทธิภาพของอุปกรณ์ โครงสร้างเกตแบบพันรอบช่วยให้ควบคุมช่องสัญญาณทางไฟฟ้าได้ดีขึ้น จึงช่วยลดกระแสรั่วไหลและเอาชนะผลกระทบอื่นๆ ของช่องสัญญาณสั้นได้

ทรานซิสเตอร์ FinFET ชนิดแรกเรียกว่าทรานซิสเตอร์แบบ depleted lean-channelหรือทรานซิสเตอร์ "DELTA" ซึ่งผลิตขึ้น ครั้งแรก โดยDigh Hisamoto, Toru Kaga, Yoshifumi Kawamoto และ Eiji Takeda จากHitachi Central Research Laboratory ในปี 1989 ^{[ 9 ] [ 10 ] [ 11 ]}ในช่วงปลายทศวรรษ 1990 Digh Hisamoto เริ่มร่วมมือกับทีมวิจัยนานาชาติในการพัฒนาเทคโนโลยี DELTA ต่อไป ซึ่งรวมถึงChenming HuจากTSMCและทีมวิจัยจาก UC Berkeley ซึ่งประกอบด้วย Tsu-Jae King Liu , Jeffrey Bokor , Xuejue Huang, Leland Chang, Nick Lindert, S. Ahmed, Cyrus Tabery, Yang-Kyu Choi, Pushkar Ranade, Sriram Balasubramanian, A. Agarwal และ M. Ameen ในปี 1998 ทีมงานได้พัฒนาN-channel FinFET ตัวแรกและประสบความสำเร็จในการผลิตอุปกรณ์ด้วยกระบวนการ ที่ 17 นาโนเมตรในปีต่อมา พวกเขาได้พัฒนาP-channel FinFET ตัวแรก ^{[ 12 ]}พวกเขาได้บัญญัติศัพท์ "FinFET" (ทรานซิสเตอร์สนามแม่เหล็กแบบครีบ) ในเอกสารเดือนธันวาคม พ.ศ. 2543 ^{[ 13 ]} 

ในการใช้งานปัจจุบัน คำว่า FinFET มีคำจำกัดความที่ไม่แม่นยำนัก ในบรรดาผู้ผลิตไมโครโปรเซสเซอร์AMD , IBMและFreescaleอธิบายความพยายามในการพัฒนาแบบสองเกตของตนว่าเป็นการพัฒนา FinFET ^{[ 14 ]} ในขณะที่ Intelหลีกเลี่ยงการใช้คำนี้เมื่ออธิบายสถาปัตยกรรมแบบสามเกตที่เกี่ยวข้องอย่างใกล้ชิด^{[ 15 ]}ในเอกสารทางเทคนิค FinFET ถูกใช้ในความหมายทั่วไปเพื่ออธิบายสถาปัตยกรรมทรานซิสเตอร์แบบหลายเกตที่ใช้ครีบโดยไม่คำนึงถึงจำนวนเกต เป็นเรื่องปกติที่ทรานซิสเตอร์ FinFET ตัวเดียวจะมีครีบหลายอันเรียงกันอยู่เคียงข้างกันและทั้งหมดถูกปกคลุมด้วยเกตเดียวกัน ซึ่งทำงานทางไฟฟ้าเหมือนเป็นตัวเดียว เพื่อเพิ่มความแข็งแรงในการขับเคลื่อนและประสิทธิภาพ^{[ 16 ]}เกตอาจครอบคลุมครีบทั้งหมดก็ได้

ในเดือนธันวาคมปี 2002 บริษัทTSMC (Taiwan Semiconductor Manufacturing Company) ได้สาธิต ทรานซิสเตอร์ขนาด 25 นาโนเมตร ที่ทำงานได้โดยใช้  แรงดัน เพียง 0.7 โวลต์ ทรานซิสเตอร์แบบ "Omega FinFET" นี้ตั้งชื่อตามความคล้ายคลึงกันระหว่างอักษรกรีก โอเมก้า (Ω) กับรูปทรงที่เกตพันรอบโครงสร้างแหล่งกำเนิด/ระบายประจุ โดยมีค่าความหน่วงของเกตเพียง 0.39  พิโควินาที (ps) สำหรับทรานซิสเตอร์ชนิด N และ 0.88 ps สำหรับทรานซิสเตอร์ชนิด P

ในปี 2547 Samsung Electronicsได้สาธิตการออกแบบ "Bulk FinFET" ซึ่งทำให้สามารถผลิตอุปกรณ์ FinFET ได้ในปริมาณมาก พวกเขาได้สาธิตหน่วยความจำเข้าถึงแบบสุ่ม ไดนามิก ( DRAM ) ที่ผลิตด้วยกระบวนการ Bulk FinFET ขนาด 90  นาโนเมตร^{[ 12 ]} ในปี 2549 ทีมวิจัยชาวเกาหลีจากสถาบันวิทยาศาสตร์และเทคโนโลยีขั้นสูงแห่งเกาหลี (KAIST) และศูนย์นาโนแฟบแห่งชาติได้พัฒนา ทรานซิสเตอร์ ขนาด 3 นาโนเมตร ซึ่งเป็นอุปกรณ์ นาโนอิเล็กทรอนิกส์ที่เล็กที่สุดในโลกโดยใช้เทคโนโลยี FinFET ^{[ 17 ] [ 18 ]}ในปี 2554 นักวิจัย จากมหาวิทยาลัยไรซ์ Masoud Rostami และ Kartik Mohanram ได้สาธิตว่า FINFET สามารถมีเกตอิสระทางไฟฟ้าสองตัว ซึ่งทำให้นักออกแบบวงจรมีความยืดหยุ่นมากขึ้นในการออกแบบด้วยเกตที่มีประสิทธิภาพและใช้พลังงานต่ำ^{[ 19 ]}

ในปี 2555 Intel เริ่มใช้ FinFET สำหรับอุปกรณ์เชิงพาณิชย์ในอนาคต ข้อมูลที่รั่วไหลบ่งชี้ว่า FinFET ของ Intel มีรูปร่างที่ผิดปกติคือเป็นรูปสามเหลี่ยมแทนที่จะเป็นรูปสี่เหลี่ยมผืนผ้า และมีการคาดการณ์ว่านี่อาจเป็นเพราะรูปสามเหลี่ยมมีความแข็งแรงทางโครงสร้างสูงกว่าและสามารถผลิตได้อย่างน่าเชื่อถือมากกว่า หรืออาจเป็นเพราะปริซึมรูปสามเหลี่ยมมีอัตราส่วนพื้นที่ต่อปริมาตรสูงกว่าปริซึมรูปสี่เหลี่ยมผืนผ้า จึงทำให้ประสิทธิภาพการสวิตช์เพิ่มขึ้น^{[ 20 ]}

ในเดือนกันยายน พ.ศ. 2555 GlobalFoundriesประกาศแผนการที่จะนำเสนอเทคโนโลยีการผลิตขนาด 14 นาโนเมตรที่มีทรานซิสเตอร์สามมิติ FinFET ในปี พ.ศ. 2557 ^{[ 21 ]}เดือนถัดมา บริษัทคู่แข่งอย่างTSMCประกาศเริ่มการผลิต FinFET ขนาด 16 นาโนเมตรก่อนกำหนดหรือ "เสี่ยง" ในเดือนพฤศจิกายน พ.ศ. 2556 ^{[ 22 ]}

ในเดือนมีนาคม พ.ศ. 2557 TSMCประกาศว่าใกล้จะนำกระบวนการผลิต FinFET ขนาด 16 นาโนเมตร^แบบ die-on wafer มาใช้แล้ว [ ^{23 ]}

• ฟินเอฟที 16 นาโนเมตร (ไตรมาส 4 ปี 2014)
• 16 นาโนเมตร FinFET+ ( ประมาณไตรมาสที่ 4 ปี 2014)
• ทรานซิสเตอร์ FinFET "เทอร์โบ" ขนาด 16 นาโนเมตร (คาดการณ์ในปี 2015–2016)

AMDเปิดตัว GPU ที่ใช้สถาปัตยกรรมชิป Polaris และผลิตด้วยเทคโนโลยี 14 nm FinFET ในเดือนมิถุนายน 2559 ^{[ 24 ]}บริษัทพยายามออกแบบเพื่อให้ได้ "ประสิทธิภาพการใช้พลังงานที่ก้าวกระโดด" ในขณะเดียวกันก็มอบอัตราเฟรมที่เสถียรสำหรับกราฟิก เกม ความเป็นจริงเสมือน และแอปพลิเคชันมัลติมีเดีย^{[ 25 ]}

ในเดือนมีนาคม พ.ศ. 2560 SamsungและeSiliconประกาศการ ผลิต ชิป ASIC FinFET ขนาด 14 นาโนเมตรในแพ็คเกจ 2.5D ^{[ 26 ] [ 27 ]}

ทรานซิสเตอร์แบบไตรเกตหรือที่รู้จักกันในชื่อทรานซิสเตอร์แบบทริปเปิลเกต เป็น MOSFET ชนิดหนึ่งที่มีเกตอยู่สามด้าน^{[ 28 ]}ทรานซิสเตอร์แบบทริปเปิลเกตได้รับการสาธิตครั้งแรกในปี 1987 โดย ทีมวิจัย ของโตชิบาซึ่งรวมถึง K. Hieda, Fumio Horiguchi และ H. Watanabe พวกเขาพบว่าตัวถังที่ถูกทำให้พร่องอย่างสมบูรณ์ (FD) ของ ทรานซิสเตอร์แบบ Si ที่มีขนาดแคบ ช่วยปรับปรุงการสวิตช์เนื่องจากผลกระทบจากแรงดันไบแอสของตัวถังลดลง^{[ 29 ] [ 30 ]} ในปี 1992 นักวิจัยของ IBMชื่อ Hon-Sum Wong ได้สาธิต MOSFET แบบทริปเปิลเกต^{[ 31 ]}

Intel ประกาศเทคโนโลยีนี้ในเดือนกันยายน พ.ศ. 2545 ^{[ 32 ]} Intel ประกาศ "ทรานซิสเตอร์แบบสามเกต" ซึ่งเพิ่ม "ประสิทธิภาพการสลับทรานซิสเตอร์และลดการรั่วไหลที่สิ้นเปลืองพลังงาน" หนึ่งปีต่อมา ในเดือนกันยายน พ.ศ. 2546 AMDประกาศว่ากำลังพัฒนาเทคโนโลยีที่คล้ายกันในการประชุมนานาชาติว่าด้วยอุปกรณ์และวัสดุโซลิดสเตท^{[ 33 ] [ 34 ]}ไม่มีการประกาศเพิ่มเติมเกี่ยวกับเทคโนโลยีนี้จนกระทั่ง Intel ประกาศในเดือนพฤษภาคม พ.ศ. 2554 แม้ว่าจะมีการระบุใน IDF 2011 ว่าพวกเขาได้สาธิต ชิป SRAM ที่ใช้งานได้จริง โดยใช้เทคโนโลยีนี้ใน IDF 2009 ^{[ 35 ]}

เมื่อวันที่ 23 เมษายน 2555 Intel ได้เปิดตัวซีพียูรุ่นใหม่ที่เรียกว่าIvy Bridgeซึ่งมีทรานซิสเตอร์แบบไตรเกต^{[ 36 ] [ 37 ]} Intel ได้ทำงานเกี่ยวกับสถาปัตยกรรมไตรเกตมาตั้งแต่ปี 2545 แต่ต้องใช้เวลาจนถึงปี 2554 จึงจะสามารถแก้ไขปัญหาการผลิตจำนวนมากได้ ทรานซิสเตอร์รูปแบบใหม่นี้ได้รับการอธิบายเมื่อวันที่ 4 พฤษภาคม 2554 ในซานฟรานซิสโก^{[ 38 ]}มีการประกาศว่าโรงงานของ Intel คาดว่าจะทำการอัปเกรดในช่วงปี 2554 และ 2555 เพื่อให้สามารถผลิตซีพียู Ivy Bridge ได้^{[ 39 ]}มีการประกาศว่าทรานซิสเตอร์แบบใหม่นี้จะถูกนำไปใช้ใน ชิป Atom ของ Intel สำหรับอุปกรณ์ที่ใช้พลังงานต่ำ ด้วย ^{[ 38 ]}

Intelใช้การผลิตแบบไตรเกตสำหรับสถาปัตยกรรมทรานซิสเตอร์แบบไม่ระนาบที่ใช้ใน โปรเซสเซอร์ Ivy Bridge , HaswellและSkylakeทรานซิสเตอร์เหล่านี้ใช้เกตเดี่ยวซ้อนอยู่บนเกตแนวตั้งสองตัว (เกตเดี่ยวพันรอบสามด้านของช่องสัญญาณ) ทำให้มีพื้นที่ผิวสำหรับอิเล็กตรอนเดินทางเพิ่มขึ้นถึงสามเท่า Intel รายงานว่าทรานซิสเตอร์แบบไตรเกตของพวกเขาลดการรั่วไหล และใช้ พลังงานน้อยกว่าทรานซิสเตอร์รุ่นก่อนหน้ามาก ซึ่งทำให้มีความเร็วสูงขึ้นถึง 37% หรือใช้พลังงานน้อยกว่าทรานซิสเตอร์แบบเดิมที่ Intel เคยใช้ถึง 50% ^{[ 40 ] [ 41 ]}

Intel อธิบายว่า: "การควบคุมเพิ่มเติมช่วยให้กระแสทรานซิสเตอร์ไหลได้มากที่สุดเท่าที่จะเป็นไปได้เมื่อทรานซิสเตอร์อยู่ในสถานะ 'เปิด' (เพื่อประสิทธิภาพ) และใกล้เคียงกับศูนย์มากที่สุดเท่าที่จะเป็นไปได้เมื่ออยู่ในสถานะ 'ปิด' (เพื่อลดการใช้พลังงาน) และช่วยให้ทรานซิสเตอร์สามารถสลับระหว่างสองสถานะได้อย่างรวดเร็ว (อีกครั้ง เพื่อประสิทธิภาพ)" ^{[ 42 ]} Intel ระบุว่าผลิตภัณฑ์ทั้งหมดหลังจากSandy Bridgeจะใช้การออกแบบนี้เป็นพื้นฐาน

บางครั้ง คำว่าtri-gateถูกใช้โดยทั่วไปเพื่อหมายถึง FET แบบ multigate ที่มีเกตหรือช่องสัญญาณที่มีประสิทธิภาพสามช่อง^{[ 43 ]}

ทรานซิสเตอร์แบบเกตล้อมรอบ ( GAAFET ) เป็นรุ่นต่อจาก FinFET เนื่องจากสามารถทำงานได้ที่ขนาดต่ำกว่า 7 นาโนเมตร โดย IBM ได้ใช้ GAAFET ในการสาธิตเทคโนโลยีการผลิตที่ 5 นาโนเมตร

GAAFET หรือที่รู้จักกันในชื่อทรานซิสเตอร์เกตล้อมรอบ (SGT) ^{[ 44 ] [ 45 ]}มีแนวคิดคล้ายกับ FinFET ยกเว้นว่าวัสดุเกตจะล้อมรอบบริเวณช่องสัญญาณทุกด้าน ขึ้นอยู่กับการออกแบบ FET แบบเกตล้อมรอบสามารถมีเกตที่มีประสิทธิภาพสองหรือสี่ตัว FET แบบเกตล้อมรอบได้รับการตรวจสอบคุณสมบัติทั้งในเชิงทฤษฎีและเชิงทดลองเรียบร้อยแล้ว^{[ 46 ] [ 47 ]} นอกจากนี้ยังได้รับการสลักลงบน นาโนไวร์ของInGaAsได้สำเร็จซึ่งมีความคล่องตัวของอิเล็กตรอน สูง กว่าซิลิคอน^{[ 48 ]}

MOSFET แบบ gate-all-around (GAA) ได้รับการสาธิตครั้งแรกในปี 1988 โดยทีมวิจัยของโตชิบา ซึ่งรวมถึง Fujio Masuoka , Hiroshi Takato และ Kazumasa Sunouchi ซึ่งได้สาธิต GAAFET แบบนาโนไวร์แนวตั้งที่พวกเขาเรียกว่า "ทรานซิสเตอร์แบบเกตล้อมรอบ" (SGT) ^{[ 49 ] [ 50 ] [ 45 ]} Masuoka ซึ่งเป็นที่รู้จักกันดีในฐานะผู้คิดค้นหน่วยความจำแฟลชต่อมาได้ออกจากโตชิบาและก่อตั้ง Unisantis Electronics ในปี 2004 เพื่อวิจัยเทคโนโลยีเกตล้อมรอบร่วมกับมหาวิทยาลัยโทโฮคุ [ ^{51 ] ใน}ปี 2006 ทีมวิจัยชาวเกาหลีจากสถาบันวิทยาศาสตร์และเทคโนโลยีขั้นสูงแห่งเกาหลี (KAIST) และศูนย์นาโนแฟบแห่งชาติได้พัฒนา ทรานซิสเตอร์ ขนาด 3 นาโนเมตร ซึ่งเป็นอุปกรณ์ นาโนอิเล็กทรอนิกส์ที่เล็กที่สุดในโลกโดยใช้เทคโนโลยี FinFET แบบ gate-all-around (GAA) ^{[ 52 ] [ 18 ]}ทรานซิสเตอร์ GAAFET อาจใช้วัสดุเกต high-k/โลหะ GAAFET ที่มี นาโนชีทมากถึง 7 แผ่น ได้รับการสาธิตแล้ว ซึ่งช่วยให้ประสิทธิภาพดีขึ้นและ/หรือลดขนาดของอุปกรณ์ลง ความกว้างของนาโนชีทใน GAAFET สามารถควบคุมได้ ซึ่งช่วยให้ปรับคุณลักษณะของอุปกรณ์ได้ง่ายขึ้น^{[ 53 ]}

ณ ปี 2020 Samsung และ Intel ได้ประกาศแผนการผลิตทรานซิสเตอร์ GAAFET จำนวนมาก (โดยเฉพาะทรานซิสเตอร์ MBCFET) ในขณะที่ TSMC ได้ประกาศว่าจะยังคงใช้ FinFET ในโหนด 3 นาโนเมตรต่อไป^{[ 54 ]}แม้ว่า TSMC จะพัฒนาทรานซิสเตอร์ GAAFET ก็ตาม^{[ 55 ]}

ทรานซิสเตอร์ FET แบบหลายช่องสัญญาณบริดจ์ (MBCFET) คล้ายกับ GAAFET ยกเว้นการใช้นาโนชีทแทนนาโนไวร์^{[ 56 ]} MBCFET เป็นเครื่องหมายการค้าจดทะเบียนในสหรัฐอเมริกาของ Samsung Electronics ^{[ 57 ]} Samsung วางแผนที่จะผลิตทรานซิสเตอร์ MBCFET จำนวนมากที่ โหนด 3 นาโนเมตรสำหรับลูกค้าโรงหล่อของตน^{[ 58 ]} Intel กำลังพัฒนา RibbonFET ซึ่งเป็นทรานซิสเตอร์ "นาโนริบบอน" MBCFET รูปแบบหนึ่ง^{[ 59 ] [ 60 ]}แตกต่างจาก FinFET ตรงที่ทั้งความกว้างและจำนวนของแผ่นสามารถเปลี่ยนแปลงได้เพื่อปรับความแรงในการขับเคลื่อนหรือปริมาณกระแสที่ทรานซิสเตอร์สามารถขับเคลื่อนได้ที่แรงดันไฟฟ้าที่กำหนด แผ่นมักมีความกว้างตั้งแต่ 8 ถึง 50 นาโนเมตร ความกว้างของนาโนชีทเรียกว่า Weff หรือความกว้างที่มีประสิทธิภาพ^{[ 61 ] [ 62 ]}

ทรานซิสเตอร์แบบระนาบเป็นแกนหลักของวงจรรวมมาหลายทศวรรษ ซึ่งในระหว่างนั้นขนาดของทรานซิสเตอร์แต่ละตัวก็ลดลงอย่างต่อเนื่อง เมื่อขนาดลดลง ทรานซิสเตอร์แบบระนาบก็ประสบปัญหาจากผลกระทบของช่องสัญญาณสั้นที่ไม่พึงประสงค์มากขึ้น โดยเฉพาะกระแสรั่วไหลในสถานะปิด ซึ่งทำให้พลังงานที่อุปกรณ์ต้องการในสถานะไม่ได้ใช้งานเพิ่มขึ้น^{[ 63 ]}

ในอุปกรณ์มัลติเกต ช่องสัญญาณจะถูกล้อมรอบด้วยเกตหลายตัวบนพื้นผิวหลายด้าน ดังนั้นจึงให้การควบคุมทางไฟฟ้าที่ดีกว่าเหนือช่องสัญญาณ ทำให้สามารถระงับกระแสรั่วไหลในสถานะ "ปิด" ได้อย่างมีประสิทธิภาพมากขึ้น เกตหลายตัวยังช่วยให้กระแสในสถานะ "เปิด" หรือที่เรียกว่ากระแสขับเคลื่อนเพิ่มขึ้นได้อีกด้วย ทรานซิสเตอร์มัลติเกตยังให้ประสิทธิภาพอนาล็อกที่ดีกว่าเนื่องจากมีอัตราขยายภายในที่สูงกว่าและการปรับความยาวช่องสัญญาณที่ต่ำกว่า^{[ 64 ]}ข้อดีเหล่านี้ส่งผลให้การใช้พลังงานลดลงและประสิทธิภาพของอุปกรณ์ดีขึ้น อุปกรณ์แบบไม่ระนาบยังมีขนาดกะทัดรัดกว่าทรานซิสเตอร์แบบระนาบทั่วไป ทำให้มีความหนาแน่นของทรานซิสเตอร์สูงขึ้น ซึ่งส่งผลให้ไมโครอิเล็กทรอนิกส์โดยรวมมีขนาดเล็ลง

ความท้าทายหลักในการบูรณาการอุปกรณ์มัลติเกตแบบไม่ระนาบเข้ากับกระบวนการผลิตเซมิคอนดักเตอร์แบบดั้งเดิม ได้แก่:

• การสร้าง "ครีบ" ซิลิคอนบางที่มีความกว้างหลายสิบนาโนเมตร
• การสร้างเกตที่เข้าคู่กันบนหลายด้านของครีบ

BSIMCMG106.0.0 ^{[ 65 ]}ซึ่งเปิดตัวอย่างเป็นทางการเมื่อวันที่ 1 มีนาคม 2012 โดย UC Berkeley BSIM Groupเป็นแบบจำลองมาตรฐานแรกสำหรับ FinFETs BSIM-CMG ถูกนำไปใช้ในVerilog-Aสูตรทางกายภาพที่อิงตามศักยภาพพื้นผิวถูกสร้างขึ้นสำหรับทั้งแบบจำลองภายในและภายนอกที่มีการโดปตัวแบบจำกัด ศักยภาพพื้นผิวที่ปลายแหล่งกำเนิดและปลายระบายได้รับการแก้ไขแบบวิเคราะห์ด้วยผลกระทบจากการพร่องโพลีและกลศาสตร์ควอนตัม ผลกระทบของการโดปตัวแบบจำกัดถูกจับผ่านวิธีการรบกวน การแก้ปัญหาศักยภาพพื้นผิวแบบวิเคราะห์สอดคล้องกับผลลัพธ์การจำลองอุปกรณ์ 2 มิติอย่างใกล้ชิด หากความเข้มข้นของการโดปช่องสัญญาณต่ำพอที่จะละเลยได้ ประสิทธิภาพการคำนวณสามารถปรับปรุงได้อีกโดยการตั้งค่าแฟล็กเฉพาะ (COREMOD = 1)

แบบจำลองนี้สามารถอธิบายพฤติกรรมที่สำคัญทั้งหมดของทรานซิสเตอร์แบบหลายเกต (MG) ได้ การกลับด้านปริมาตรถูกรวมอยู่ในคำตอบของสมการปัวซงดังนั้นสูตร I–V ที่ตามมาจึงสามารถจับผลกระทบของการกลับด้านปริมาตรได้โดยอัตโนมัติ การวิเคราะห์ศักย์ไฟฟ้าสถิตในตัวของ MG MOSFET ทำให้ได้สมการแบบจำลองสำหรับผลกระทบของช่องสัญญาณสั้น (SCE) การควบคุมไฟฟ้าสถิตเพิ่มเติมจากเกตปลาย (เกตบน/ล่าง) (เกตสามหรือสี่ตัว) ก็ถูกรวมอยู่ในแบบจำลองช่องสัญญาณสั้นด้วยเช่นกัน

• วิดีโอจาก Intel อธิบายการออกแบบชิปและทรานซิสเตอร์แบบ 3 มิติ ("Tri-Gate") ที่ใช้ในสถาปัตยกรรม 22 นาโนเมตรของ Ivy Bridge