รายชื่อโปรเซสเซอร์ ARM

Q: ข้อมูลสำคัญเกี่ยวกับ รายชื่อโปรเซสเซอร์ ARM

นี่คือรายชื่อ หน่วยประมวลผลกลาง ที่ใช้ ชุดคำสั่ง ตระกูล ARM ซึ่งออกแบบโดย ARM Ltd.

Q: ไทม์ไลน์

ตารางต่อไปนี้แสดงรายการแกนหลักแต่ละแกนตามปีที่ประกาศ [ 111 ] [ 112 ]

Q: อาร์เอ็ม คลาสสิก

ปี แกนคลาสสิก อาร์เอ็ม1-3 อาร์เอ็ม6 อาร์เอ็ม7 อาร์เอ็ม8 อาร์เอ็ม9 อาร์เอ็ม10 อาร์เอ็ม11 พ.ศ. 2528 อาร์เอ็ม1 พ.ศ. 2529 อาร์เอ็ม2 1989 อาร์เอ็ม3 1992 อาร์เอ็ม250 พ.ศ. 2536 อาร์เอ็ม60 อาร์ เอ็ม610 อาร์เอ็ม700 พ.ศ. 2537 อาร์เอ็ม710 อาร์ เอ็ม7ดีไออาร์เอ็ม7ทีดีไอ พ.

นี่คือรายชื่อหน่วยประมวลผลกลางที่ใช้ชุดคำสั่งตระกูลARMซึ่งออกแบบโดยARM Ltd.และบริษัทอื่น ๆ โดยเรียงลำดับตามเวอร์ชันของชุดคำสั่ง ARM รุ่น และชื่อ ในปี 2548 ARM ได้สรุปรายชื่อผู้จำหน่ายจำนวนมากที่ใช้คอร์ ARM ในการออกแบบ^[¹^] Keilยังได้สรุปรายชื่อผู้จำหน่ายโปรเซสเซอร์ที่ใช้ ARM ไว้ด้วย^[²^]นอกจากนี้ ARM ยังได้จัดทำแผนภูมิ^[³^]ที่แสดงภาพรวมของกลุ่มโปรเซสเซอร์ ARM พร้อมประสิทธิภาพและฟังก์ชันการทำงานเทียบกับความสามารถของตระกูลคอร์ ARM รุ่นใหม่กว่า

โปรเซสเซอร์

ออกแบบโดย ARM

กลุ่มผลิตภัณฑ์	สถาปัตยกรรม ARM	โปรเซสเซอร์	คุณสมบัติ	แคช (I/D), MMU	MIPSทั่วไปที่ระดับ MHz	อ้างอิง
อาร์เอ็ม1	อาร์เอ็มวี1	อาร์เอ็ม1	การนำไปใช้ครั้งแรก	ไม่มี
อาร์เอ็ม2	อาร์เอ็มวี2	อาร์เอ็ม2	ARMv2 เพิ่มคำสั่ง MUL (คูณ) เข้ามา	ไม่มี	0.33 DMIPS /MHz
อาร์เอ็ม2เอส	อาร์เอ็มวี2เอ	อาร์เอ็ม250	ARMv2a มีหน่วยประมวลผล MEMC (MMU), กราฟิก และ I/O ในตัว นอกจากนี้ยังเพิ่มคำสั่ง SWP และ SWPB (สลับ) เข้ามาด้วย	ไม่มี, MEMC1a
อาร์เอ็ม2เอส	อาร์เอ็มวี2เอ	อาร์เอ็ม3	แคชหน่วยความจำแบบรวมตัวแรก	รวม 4 KB	0.50 DMIPS/MHz
อาร์เอ็ม6	อาร์เอ็มวี3	อาร์เอ็ม60	ARMv3 เป็นสถาปัตยกรรมแรกที่รองรับพื้นที่แอดเดรสหน่วยความจำ 32 บิต (จากเดิม 26 บิต) และARMv3M เป็นสถาปัตยกรรมแรกที่เพิ่มคำสั่งการคูณแบบยาว (32x32=64)	ไม่มี	10 MIPS ที่ 12 MHz
		อาร์เอ็ม600	เช่นเดียวกับ ARM60 ที่ใช้แคชและบัสโคโปรเซสเซอร์ (สำหรับหน่วยประมวลผลทศลอย FPA10)	รวม 4 KB	28 MIPS ที่ 33 MHz
		อาร์เอ็ม610	เนื่องจากเป็น ARM60 จึงมีแคชและไม่มีบัสโคโปรเซสเซอร์	รวม 4 KB	17 MIPS ที่ 20 MHz 0.65 DMIPS/MHz	^{[ 4 ]}
อาร์เอ็ม7	อาร์เอ็มวี3	อาร์เอ็ม700	บัสโคโปรเซสเซอร์ (สำหรับหน่วยประมวลผลทศลอย FPA11)	รวม 8 KB	40 เมกะเฮิร์ตซ์
		อาร์เอ็ม710	เนื่องจากเป็น ARM700 จึงไม่มีบัสสำหรับโคโปรเซสเซอร์	รวม 8 KB	40 เมกะเฮิร์ตซ์	^{[ 5 ]}
		อาร์เอ็ม710เอ	เช่นเดียวกับ ARM710 ซึ่งใช้เป็นแกนหลักของ ARM7100 ด้วย	รวม 8 KB	40 เมกะเฮิร์ตซ์0.68 ดีเอ็มไอพีเอส/เมกะเฮิร์ตซ์
อาร์เอ็ม7ที	อาร์เอ็มวี4ที	ARM7TDMI (-S)	ไปป์ไลน์ 3 ขั้นตอน, Thumb, ARMv4 เป็นรุ่นแรกที่ยกเลิกการใช้การกำหนดแอดเดรส แบบ 26 บิต ของ ARM รุ่นเดิม	ไม่มี	15 MIPS ที่ 16.8 MHz 63 DMIPS ที่ 70 MHz
		อาร์เอ็ม710ที	ในฐานะ ARM7TDMI แคช	8 KB รวม MMU	36 MIPS ที่ 40 MHz
		อาร์เอ็ม720ที	ในฐานะ ARM7TDMI แคช	หน่วยความจำรวม 8 KB, MMU พร้อม FCSE (Fast Context Switch Extension)	60 MIPS ที่ 59.8 MHz
		อาร์เอ็ม740ที	ในฐานะ ARM7TDMI แคช	เอ็มพียู
อาร์เอ็ม7อีเจ	ARMv5TEJ	อาร์เอ็ม7อีเจ-เอส	ไปป์ไลน์ 5 ขั้นตอน, Thumb, Jazelle DBX, คำสั่ง DSP ขั้นสูง	ไม่มี
อาร์เอ็ม8	อาร์เอ็มวี4	อาร์เอ็ม810	ไปป์ไลน์ 5 ขั้นตอน, การคาดการณ์การแยกสาขาแบบคงที่, หน่วยความจำแบนด์วิดท์สองเท่า	8 KB รวม MMU	84 MIPS ที่ 72 MHz 1.16 DMIPS/MHz	^{[ 6 ]}^{[ 7 ]}
อาร์เอ็ม9ที	อาร์เอ็มวี4ที	อาร์เอ็ม9ทีดีเอ็มไอ	ท่อส่ง 5 ขั้นตอน, นิ้วโป้ง	ไม่มี
		อาร์เอ็ม920ที	ในฐานะ ARM9TDMI แคช	16 KB / 16 KB, MMU พร้อม FCSE (Fast Context Switch Extension)	200 MIPS ที่ 180 MHz	^{[ 8 ]}
		อาร์เอ็ม922ที	ในฐานะ ARM9TDMI แคช	8 KB / 8 KB, MMU
		อาร์เอ็ม940ที	ในฐานะ ARM9TDMI แคช	4 KB / 4 KB, MPU
อาร์เอ็ม9อี	อาร์เอ็มวีที	อาร์เอ็ม946อี-เอส	นิ้วโป้ง, คำสั่ง DSP ที่ได้รับการปรับปรุง, แคช	หน่วยความจำแบบแปรผันที่เชื่อมต่อกันอย่างแน่นหนา, MPU
		อาร์เอ็ม966อี-เอส	นิ้วโป้ง, คำแนะนำ DSP ที่ได้รับการปรับปรุง	ไม่มีแคช, TCMs
		อาร์เอ็ม968อี-เอส	เช่นเดียวกับ ARM966E-S	ไม่มีแคช, TCMs
	ARMv5TEJ	อาร์เอ็ม926อีเจเอส	คำแนะนำสำหรับ Thumb, Jazelle DBX และ DSP ที่ได้รับการปรับปรุง	ตัวแปร, TCMs, MMU	220 MIPS ที่ 200 MHz
	อาร์เอ็มวีที	อาร์เอ็ม996เอชเอส	โปรเซสเซอร์แบบไม่มีสัญญาณนาฬิกา เช่น ARM966E-S	ไม่มีแคช, TCM, MPU
อาร์เอ็ม10อี	อาร์เอ็มวีที	อาร์เอ็ม1020อี	ไปป์ไลน์ 6 ขั้นตอน, Thumb, คำสั่ง DSP ขั้นสูง, (VFP)	32 KB / 32 KB, MMU
	อาร์เอ็มวีที	อาร์เอ็ม1022อี	ในฐานะ ARM1020E	16 KB / 16 KB, MMU
	ARMv5TEJ	อาร์เอ็ม1026อีเจเอส	Thumb, Jazelle DBX, คำสั่ง DSP ขั้นสูง, (VFP)	ตัวแปร, MMU หรือ MPU
อาร์เอ็ม11	อาร์เอ็มวี6	ARM1136J(F)-S	ไปป์ไลน์ 8 ขั้นตอน, SIMD , Thumb, Jazelle DBX, (VFP), คำสั่ง DSP ขั้นสูง, การเข้าถึงหน่วยความจำที่ไม่ตรงแนว	ตัวแปร, MMU	740 @ 532–665 MHz (i.MX31 SoC), 400–528 MHz	^{[ 9 ]}
	อาร์เอ็มวี6ที2	ARM1156T2(F)-S	ไปป์ไลน์ 9 ขั้นตอน, SIMD , Thumb-2, (VFP), คำสั่ง DSP ขั้นสูง	ตัวแปร, MPU		^{[ 10 ]}
	อาร์เอ็มวี6ซี	ARM1176JZ(F)-S	ในฐานะ ARM1136EJ(F)-S	ตัวแปร, MMU + TrustZone	965 DMIPS ที่ 772 MHz	^{[ 11 ]}
	อาร์เอ็มวี6เค	ARM11MPCore	เช่นเดียวกับ ARM1136EJ(F)-S ซึ่งเป็น SMP แบบ 1–4 คอร์	ตัวแปร, MMU
เซเคอร์คอร์	อาร์เอ็มวี6เอ็ม	SC000	ในฐานะ Cortex-M0		0.9 DMIPS/MHz
	อาร์เอ็มวี4ที	เอสซี100	ในฐานะ ARM7TDMI
	อาร์เอ็มวี7เอ็ม	เอสซี300	ในฐานะ Cortex-M3		1.25 DMIPS/MHz
คอร์เท็กซ์-เอ็ม	อาร์เอ็มวี6เอ็ม	คอร์เท็กซ์-เอ็มโอ	โปรไฟล์ไมโครคอนโทรลเลอร์ ส่วนใหญ่เป็น Thumb + บางส่วนเป็น Thumb-2 ^{[ 12 ]}คำสั่งคูณฮาร์ดแวร์ (ขนาดเล็กเป็นตัวเลือก) ตัวจับเวลาของระบบเป็นตัวเลือก หน่วยความจำแบบบิตแบนด์เป็นตัวเลือก	แคชเสริม, ไม่มี TCM, ไม่มี MPU	0.84 DMIPS/MHz	^{[ 13 ]}
		คอร์เท็กซ์-เอ็มโอ+	โปรไฟล์ไมโครคอนโทรลเลอร์ ส่วนใหญ่เป็น Thumb + บางส่วนเป็น Thumb-2 ^{[ 12 ]}คำสั่งคูณฮาร์ดแวร์ (ขนาดเล็กเป็นตัวเลือก) ตัวจับเวลาของระบบเป็นตัวเลือก หน่วยความจำแบบบิตแบนด์เป็นตัวเลือก	แคชเสริม, ไม่มี TCM, MPU เสริมที่มี 8 ภูมิภาค	0.93 DMIPS/MHz	^{[ 14 ]}
		คอร์เท็กซ์-เอ็ม1	โปรไฟล์ไมโครคอนโทรลเลอร์ ส่วนใหญ่เป็น Thumb + บางส่วนเป็น Thumb-2 ^{[ 12 ]}คำสั่งคูณฮาร์ดแวร์ (ขนาดเล็กเป็นตัวเลือก) ตัวเลือก OS เพิ่ม SVC / ตัวชี้สแต็กแบบ banked ตัวจับเวลาของระบบเป็นตัวเลือก ไม่มีหน่วยความจำแบบ bit-banding	แคชเสริม, 0–1024 KB I-TCM, 0–1024 KB D-TCM, ไม่มี MPU	136 DMIPS ที่ 170 MHz, ^{[ 15 ]} (0.8 DMIPS/MHz ขึ้นอยู่กับ FPGA) ^{[ 16 ]}	^{[ 17 ]}
	อาร์เอ็มวี7เอ็ม	คอร์เท็กซ์-เอ็ม3	โปรไฟล์ไมโครคอนโทรลเลอร์, Thumb / Thumb-2, คำสั่งการคูณและการหารด้วยฮาร์ดแวร์, หน่วยความจำแบบบิตแบนด์ดิ้งเสริม	แคชเสริม, ไม่มี TCM, MPU เสริมที่มี 8 ภูมิภาค	1.25 DMIPS/MHz	^{[ 18 ]}
	อาร์เอ็มวี7อีเอ็ม	คอร์เท็กซ์-เอ็ม4	โปรไฟล์ไมโครคอนโทรลเลอร์, Thumb / Thumb-2 / DSP / FPUความแม่นยำเดี่ยว VFPv4-SP (ตัวเลือกเสริม) , คำสั่งการคูณและการหารด้วยฮาร์ดแวร์, หน่วยความจำแบบบิตแบนด์ดิ้ง (ตัวเลือกเสริม)	แคชเสริม, ไม่มี TCM, MPU เสริมที่มี 8 ภูมิภาค	1.25 DMIPS/MHz (1.27 เมื่อใช้ FPU)	^{[ 19 ]}
	อาร์เอ็มวี7อีเอ็ม	คอร์เท็กซ์-เอ็ม7	โปรไฟล์ไมโครคอนโทรลเลอร์, Thumb / Thumb-2 / DSP / FPU ความแม่นยำเดี่ยวและคู่ (ตัวเลือกเสริม) VFPv5 , คำสั่งการคูณและการหารด้วยฮาร์ดแวร์	แคช I-cache 0–64 KB, แคช D-cache 0–64 KB, I-TCM 0–16 MB, D-TCM 0–16 MB (ทั้งหมดนี้มีตัวเลือก ECC), ตัวเลือก MPU ที่มี 8 หรือ 16 ภูมิภาค	2.14 DMIPS/MHz	^{[ 20 ]}
	ARMv8-M เบสไลน์	คอร์เท็กซ์-เอ็ม23	โปรไฟล์ไมโครคอนโทรลเลอร์, Thumb-1 (ส่วนใหญ่), Thumb-2 (บางส่วน), Divide, TrustZone	แคชเสริม, ไม่มี TCM, MPU เสริมที่มี 16 ภูมิภาค	1.03 DMIPS/MHz	^{[ 21 ]}
	ARMv8-M Mainline	คอร์เท็กซ์-เอ็ม33	โปรไฟล์ไมโครคอนโทรลเลอร์, นิ้วโป้ง-1, นิ้วโป้ง-2, อิ่มตัว, DSP, หาร, FPU (SP), TrustZone, โคโปรเซสเซอร์	แคชเสริม, ไม่มี TCM, MPU เสริมที่มี 16 ภูมิภาค	1.50 DMIPS/MHz	^{[ 22 ]}
	ARMv8-M Mainline	คอร์เท็กซ์-เอ็ม35พี	โปรไฟล์ไมโครคอนโทรลเลอร์, นิ้วโป้ง-1, นิ้วโป้ง-2, อิ่มตัว, DSP, หาร, FPU (SP), TrustZone, โคโปรเซสเซอร์	แคชในตัว (เลือกได้ 2–16 KB), I-cache, ไม่มี TCM, MPU เสริมที่มี 16 ภูมิภาค	1.50 DMIPS/MHz	^{[ 23 ]}
	ARMv8.1-M Mainline	คอร์เท็กซ์-เอ็ม52			1.60 DMIPS/MHz	^{[ 24 ]}
		คอร์เท็กซ์-เอ็ม55			1.69 DMIPS/MHz	^{[ 25 ]}
		คอร์เท็กซ์-เอ็ม85			3.13 DMIPS/MHz	^{[ 26 ]}
คอร์เท็กซ์-อาร์	อาร์เอ็มวี7อาร์	คอร์เท็กซ์-อาร์4	โปรไฟล์แบบเรียลไทม์, Thumb / Thumb-2 / DSP / VFPv3 FPU เสริม , คำสั่งคูณด้วยฮาร์ดแวร์และคำสั่งหารเสริม, พาริตี้และ ECC เสริมสำหรับบัสภายใน / แคช / TCM, โปรเซสเซอร์ดูอัลคอร์แบบไปป์ไลน์ 8 ขั้นตอน ทำงานพร้อมกันพร้อมตรรกะ การ จัดการข้อผิดพลาด	0–64 KB / 0–64 KB, 0–2 ของ 0–8 MB TCM, ตัวเลือก MPU ที่มี 8/12 ภูมิภาค	1.67 DMIPS/MHz ^{[ 27 ]}	^{[ 28 ]}
		คอร์เท็กซ์-อาร์5	โปรไฟล์แบบเรียลไทม์, Thumb / Thumb-2 / DSP / VFPv3 FPU เสริมและความแม่นยำ, คำสั่งการคูณฮาร์ดแวร์และคำสั่งการหารเสริม, พาริตีและ ECC เสริมสำหรับบัสภายใน / แคช / TCM, คอร์คู่แบบไปป์ไลน์ 8 ขั้นตอนทำงานแบบล็อคสเต็ปพร้อมตรรกะความผิดพลาด / สามารถเลือกเป็นคอร์อิสระ 2 คอร์ได้, พอร์ตอุปกรณ์ต่อพ่วงความหน่วงต่ำ (LLPP), พอร์ตความสอดคล้องของตัวเร่งความเร็ว (ACP) ^{[ 29 ]}	0–64 KB / 0–64 KB, 0–2 จาก 0–8 MB TCM, ตัวเลือก MPU ที่มี 12/16 ภูมิภาค	1.67 DMIPS/MHz ^{[ 27 ]}	^{[ 30 ]}
		คอร์เท็กซ์-อาร์7	โปรไฟล์แบบเรียลไทม์, Thumb / Thumb-2 / DSP / VFPv3 FPU เสริมและความแม่นยำ, คำสั่งคูณฮาร์ดแวร์และคำสั่งหารเสริม, พาริตีและ ECC เสริมสำหรับบัสภายใน / แคช / TCM, โปรเซสเซอร์แบบ dual-core 11 ขั้นตอนแบบ pipeline ทำงานแบบ lock-step พร้อมตรรกะความผิดพลาด / การประมวลผลนอกลำดับ / การเปลี่ยนชื่อรีจิสเตอร์ แบบไดนามิก / สามารถเลือกเป็น 2 คอร์อิสระได้, พอร์ตอุปกรณ์ต่อพ่วงความหน่วงต่ำ (LLPP), ACP ^{[ 29 ]}	0–64 KB / 0–64 KB, ? ของ 0–128 KB TCM, ตัวเลือก MPU ที่มี 16 ภูมิภาค	2.50 DMIPS/MHz ^{[ 27 ]}	^{[ 31 ]}
		คอร์เท็กซ์-อาร์8	ยังไม่กำหนด	0–64 KB / 0–64 KB L1, 0–1 / 0–1 MB TCM, opt MPU พร้อม 24 ภูมิภาค	2.50 DMIPS/MHz ^{[ 27 ]}	^{[ 32 ]}
	อาร์เอ็มวี8-อาร์	คอร์เท็กซ์-อาร์52	ยังไม่กำหนด	0–32 KB / 0–32 KB L1, 0–1 / 0–1 MB TCM, opt MPU พร้อม 24+24 ภูมิภาค	2.09 DMIPS/MHz	^{[ 33 ]}
		คอร์เท็กซ์-อาร์52+	ยังไม่กำหนด	0–32 KB / 0–32 KB L1, 0–1 / 0–1 MB TCM, opt MPU พร้อม 24+24 ภูมิภาค	2.09 DMIPS/MHz	^{[ 34 ]}
		คอร์เท็กซ์-อาร์82	ยังไม่กำหนด	16–128 KB /16–64 KB L1, 64K–1MB L2, 0.16–1 / 0.16–1 MB TCM, เลือกใช้ MPU ที่มี 32+32 ภูมิภาค	3.41 DMIPS/MHz ^{[ 35 ]}	^{[ 36 ]}
คอร์เท็กซ์-เอ(32 บิต)	อาร์เอ็มวี7เอ	คอร์เท็กซ์-เอ5	โปรไฟล์แอปพลิเคชัน, ARM / Thumb / Thumb-2 / DSP / SIMD / ตัวเลือก VFPv4-D16 FPU / ตัวเลือก NEON / Jazelle RCT และ DBX, 1–4 คอร์ / ตัวเลือก MPCore, หน่วยควบคุมการสอดแนม (SCU), ตัวควบคุมการขัดจังหวะทั่วไป(GIC), พอร์ตความสอดคล้องของตัวเร่งความเร็ว (ACP)	4−64 KB / 4−64 KB L1, MMU + TrustZone	1.57 DMIPS/MHz ต่อคอร์	^{[ 37 ]}
		คอร์เท็กซ์-เอ7	โปรไฟล์แอปพลิเคชัน ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCT และ DBX / การจำลองเสมือนฮาร์ดแวร์ การประมวลผลตามลำดับซูเปอร์สเกลาร์คอร์ SMP 1–4 คอร์ MPCore ส่วนขยายที่อยู่ทางกายภาพขนาดใหญ่ (LPAE) หน่วยควบคุมการสอดแนม (SCU) ตัวควบคุมการขัดจังหวะทั่วไป (GIC) สถาปัตยกรรมและชุดคุณสมบัติเหมือนกับ A15 ไปป์ไลน์ 8–10 ขั้นตอน การออกแบบพลังงานต่ำ^{[ 38 ]}	8−64 KB / 8−64 KB L1, 0–1 MB L2, MMU + TrustZone	1.9 DMIPS/MHz ต่อคอร์	^{[ 39 ]}
		คอร์เท็กซ์-เอ8	โปรไฟล์แอปพลิเคชัน, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT และ DAC, ไปป์ไลน์ ซูเปอร์สเกลาร์ 13 ขั้นตอน	16–32 KB / 16–32 KB L1, 0–1 MB L2 เลือก ECC, MMU + TrustZone	2.0 DMIPS/MHz	^{[ 40 ]}
		คอร์เท็กซ์-เอ9	โปรไฟล์แอปพลิเคชัน, ARM / Thumb / Thumb-2 / DSP / VFPv3 FPU เสริม / NEON เสริม / Jazelle RCT และ DBX, ซูเปอร์สเกลาร์แบบคาดการณ์ ล่วงหน้า แบบนอก ลำดับ , 1–4 คอร์ SMP, MPCore, หน่วยควบคุมการสอดแนม (SCU), ตัวควบคุมการขัดจังหวะทั่วไป (GIC), พอร์ตความสอดคล้องของตัวเร่งความเร็ว (ACP)	16–64 KB / 16–64 KB L1, 0–8 MB L2 ตัวเลือกการตรวจสอบความถูกต้อง, MMU + TrustZone	2.5 DMIPS/MHz ต่อคอร์, 10,000 DMIPS ที่ 2 GHz บน TSMC 40G ที่ปรับแต่งเพื่อประสิทธิภาพสูงสุด (แบบดูอัลคอร์)	^{[ 41 ]}
		คอร์เท็กซ์-เอ12	โปรไฟล์แอปพลิเคชัน, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / การจำลองเสมือนฮาร์ดแวร์, ซูเปอร์ส เกลาร์แบบคาดการณ์ล่วงหน้าแบบนอกลำดับ , 1–4 คอร์ SMP, ส่วนขยายที่อยู่ทางกายภาพขนาดใหญ่ (LPAE), หน่วยควบคุมการสอดแนม (SCU), ตัวควบคุมการขัดจังหวะทั่วไป (GIC), พอร์ตความสอดคล้องของตัวเร่งความเร็ว (ACP)	32−64 KB	3.0 DMIPS/MHz ต่อคอร์	^{[ 42 ]}
		คอร์เท็กซ์-เอ15	โปรไฟล์แอปพลิเคชัน, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / การหารจำนวนเต็ม / MAC แบบรวม / Jazelle RCT / การจำลองเสมือนฮาร์ดแวร์, ซู เปอร์สเกลาร์ แบบคาดการณ์ล่วงหน้านอกลำดับ , คอร์ SMP 1–4 คอร์, MPCore, ส่วนขยายที่อยู่ทางกายภาพขนาดใหญ่ (LPAE), หน่วยควบคุมการสอดแนม (SCU), ตัวควบคุมการขัดจังหวะทั่วไป (GIC), ACP, ไปป์ไลน์ 15-24 ขั้นตอน^[³⁸^]	32 KB พร้อมความเท่าเทียมกัน / 32 KB พร้อมECC L1, 0–4 MB L2, L2 มี ECC, MMU + TrustZone	อย่างน้อย 3.5 DMIPS/MHz ต่อคอร์ (สูงสุด 4.01 DMIPS/MHz ขึ้นอยู่กับการใช้งาน) ^{[ 43 ]}	^{[ 44 ]}
		คอร์เท็กซ์-เอ17	โปรไฟล์แอปพลิเคชัน, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / การหารจำนวนเต็ม / MAC แบบรวม / Jazelle RCT / การจำลองเสมือนฮาร์ดแวร์, ซู เปอร์สเกลาร์ แบบคาดการณ์ล่วงหน้าแบบนอกลำดับ , 1–4 คอร์ SMP, MPCore, ส่วนขยายที่อยู่ทางกายภาพขนาดใหญ่ (LPAE), หน่วยควบคุมการสอดแนม (SCU), ตัวควบคุมการขัดจังหวะทั่วไป (GIC), ACP	หน่วยความจำ L1 ขนาด 32 KB, หน่วยความจำ L2 ขนาด 256 KB–8 MB พร้อม ECC (ตัวเลือกเสริม)	2.8 DMIPS/MHz	^{[ 45 ]}
	อาร์เอ็มวี8เอ	คอร์เท็กซ์-เอ32	โปรไฟล์แอปพลิเคชัน, AArch32, 1–4 คอร์ SMP, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, การออกคำสั่งแบบคู่, ไปป์ไลน์ตามลำดับ	หน่วยความจำ L1 ขนาด 8–64 KB พร้อมพาริตีเสริม / 8−64 KB พร้อม ECC เสริม ต่อคอร์, หน่วยความจำ L2 ขนาด 128 KB–1 MB พร้อม ECC เสริม แบบใช้ร่วมกัน		^{[ 46 ]}
คอร์เท็กซ์-เอ(64 บิต)	อาร์เอ็มวี8เอ	คอร์เท็กซ์-เอ34	โปรไฟล์แอปพลิเคชัน, AArch64, 1–4 คอร์ SMP, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, การถอดรหัสความกว้าง 2 ระดับ, ไปป์ไลน์แบบเรียงลำดับ	หน่วยความจำ L1 ต่อคอร์ 8−64 KB พร้อมพาริตี / 8−64 KB พร้อม ECC, หน่วยความจำ L2 แบบใช้ร่วมกัน 128 KB–1 MB, ที่อยู่ทางกายภาพ 40 บิต		^{[ 47 ]}
		คอร์เท็กซ์-เอ35	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, การถอดรหัสความกว้าง 2 ระดับ, ไปป์ไลน์แบบเรียงลำดับ	หน่วยความจำ L1 ต่อคอร์ 8−64 KB พร้อมพาริตี / 8−64 KB พร้อม ECC, หน่วยความจำ L2 แบบใช้ร่วมกัน 128 KB–1 MB, ที่อยู่ทางกายภาพ 40 บิต	1.78 DMIPS/MHz	^{[ 48 ]}
		คอร์เท็กซ์-เอ53	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, การถอดรหัสความกว้าง 2 ระดับ, ไปป์ไลน์แบบเรียงลำดับ	หน่วยความจำ L1 ต่อคอร์ 8−64 KB พร้อมพาริตี / 8−64 KB พร้อม ECC, หน่วยความจำ L2 แบบใช้ร่วมกัน 128 KB–2 MB, ที่อยู่ทางกายภาพ 40 บิต	2.3 DMIPS/MHz	^{[ 49 ]}
		คอร์เท็กซ์-เอ57	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, ซูเปอร์สเกลาร์ถอดรหัสความกว้าง 3 ระดับ, ไปป์ไลน์แบบ out-of-order ขั้นสูง	หน่วยความจำ L1 ขนาด 48 KB พร้อมพาริตี DED / 32 KB พร้อม ECC ต่อคอร์; หน่วยความจำ L2 ขนาด 512 KB–2 MB ใช้ร่วมกันพร้อม ECC; ที่อยู่ทางกายภาพขนาด 44 บิต	4.1–4.8 DMIPS/MHz ^{[ 50 ]}^{[ 51 ]}	^{[ 52 ]}
		คอร์เท็กซ์-เอ72	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, superscalar ความกว้าง 3 ระดับ, ไปป์ไลน์แบบ out-of-order ที่ลึกซึ้ง	หน่วยความจำ L1 ขนาด 48 KB พร้อมพาริตี DED / 32 KB พร้อม ECC ต่อคอร์; หน่วยความจำ L2 ขนาด 512 KB–2 MB ใช้ร่วมกันพร้อม ECC; ที่อยู่ทางกายภาพขนาด 44 บิต	6.3-7.3 DMIPS/MHz ^{[ 53 ]}	^{[ 54 ]}
		คอร์เท็กซ์-เอ73	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON advanced SIMD, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, superscalar ความกว้าง 2 ระดับ, ไปป์ไลน์แบบ out-of-order ขั้นสูง	หน่วยความจำ L1 ขนาด 64 KB / 32−64 KB ต่อคอร์, หน่วยความจำ L2 ขนาด 256 KB–8 MB ใช้ร่วมกัน พร้อม ECC เสริม, แอดเดรสทางกายภาพ 44 บิต	7.4-8.5 DMIPS/MHz ^{[ 53 ]}	^{[ 55 ]}
	อาร์เอ็มวี8.2-เอ	คอร์เท็กซ์-เอ55	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–8 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนฮาร์ดแวร์, การถอดรหัสความกว้าง 2, ไปป์ไลน์ตามลำดับ^{[ 56 ]}	16−64 KB / 16−64 KB L1, 256 KB L2 ต่อคอร์, 4 MB L3 ใช้ร่วมกัน	3 DMIPS/MHz ^{[ 53 ]}	^{[ 57 ]}
		คอร์เท็กซ์-เอ65	โปรไฟล์แอปพลิเคชัน, AArch64, คอร์ SMP 1–8 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, ตัวถอดรหัสแบบ superscalar กว้าง 2 ช่อง, ปัญหาความกว้าง 3 ช่อง, ไปป์ไลน์แบบไม่เรียงลำดับ, SMT			^{[ 58 ]}
		คอร์เท็กซ์-เอ65เออี	ในฐานะ ARM Cortex-A65 เพิ่มฟังก์ชันการทำงานแบบซิงโครไนซ์สองคอร์สำหรับการใช้งานด้านความปลอดภัย	หน่วยความจำ L1 ขนาด 64/64 KB, หน่วยความจำ L2 ขนาด 256 KB ต่อคอร์, หน่วยความจำ L3 ขนาด 4 MB แบบใช้ร่วมกัน		^{[ 59 ]}
		คอร์เท็กซ์-เอ75	โปรไฟล์แอปพลิเคชัน, AArch32 และ AArch64, คอร์ SMP 1–8 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนฮาร์ดแวร์, ซูเปอร์สเกลาร์ถอดรหัสความกว้าง 3, ไปป์ไลน์นอกลำดับอย่างลึกซึ้ง^{[ 60 ]}	หน่วยความจำ L1 ขนาด 64/64 KB, หน่วยความจำ L2 ขนาด 512 KB ต่อคอร์, หน่วยความจำ L3 แบบใช้ร่วมกันขนาด 4 MB	8.2-9.5 DMIPS/MHz ^{[ 53 ]}	^{[ 61 ]}
		คอร์เท็กซ์-เอ76	โปรไฟล์แอปพลิเคชัน, AArch32 (ระดับที่ไม่ได้รับสิทธิ์หรือ EL0 เท่านั้น) และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนฮาร์ดแวร์, ซูเปอร์สเกลาร์ถอดรหัสความกว้าง 4, ปัญหา 8 ทาง, ไปป์ไลน์ 13 ขั้นตอน, ไปป์ไลน์นอกลำดับอย่างลึกซึ้ง^{[ 62 ]}	เลเยอร์ 1 ขนาด 64/64 KB, เลเยอร์ 2 ขนาด 256−512 KB ต่อคอร์, เลเยอร์ 3 ขนาด 512 KB−4 MB ใช้ร่วมกัน	10.7-12.4 DMIPS/MHz ^{[ 53 ]}	^{[ 63 ]}
		คอร์เท็กซ์-เอ76เออี	ในฐานะ ARM Cortex-A76 เพิ่มฟังก์ชันการทำงานแบบซิงโครไนซ์สองคอร์สำหรับการใช้งานด้านความปลอดภัย			^{[ 64 ]}
		คอร์เท็กซ์-เอ77	โปรไฟล์แอปพลิเคชัน, AArch32 (ระดับที่ไม่ได้รับสิทธิ์หรือ EL0 เท่านั้น) และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนฮาร์ดแวร์, ซูเปอร์สเกลาร์ถอดรหัสความกว้าง 4, การดึงคำสั่งความกว้าง 6, การออก 12 ทาง, ไปป์ไลน์ 13 ขั้นตอน, ไปป์ไลน์นอกลำดับอย่างลึกซึ้ง^{[ 62 ]}	แคช L0 MOPs ขนาด 1.5K, L1 ขนาด 64/64 KB, L2 ขนาด 256−512 KB ต่อคอร์, L3 แบบใช้ร่วมกันขนาด 512 KB−4 MB	13-16 DMIPS/MHz ^{[ 65 ]}	^{[ 66 ]}
		คอร์เท็กซ์-เอ78				^{[ 67 ]}
		คอร์เท็กซ์-เอ78เออี	ในฐานะ ARM Cortex-A78 เพิ่มฟังก์ชันการทำงานแบบซิงโครไนซ์สองคอร์สำหรับการใช้งานด้านความปลอดภัย			^{[ 68 ]}
		คอร์เท็กซ์-เอ78ซี				^{[ 69 ]}
	อาร์เอ็มวี9เอ	คอร์เท็กซ์-เอ510				^{[ 70 ]}
		คอร์เท็กซ์-เอ710				^{[ 71 ]}
		คอร์เท็กซ์-เอ715				^{[ 72 ]}
	อาร์เอ็มวี9.2-เอ	คอร์เท็กซ์-เอ320				^{[ 73 ]}
		คอร์เท็กซ์-เอ520				^{[ 74 ]}
		คอร์เท็กซ์-เอ720				^{[ 75 ]}
		คอร์เท็กซ์-เอ725				^{[ 76 ]}
คอร์เท็กซ์-เอ็กซ์	อาร์เอ็มวี8.2-เอ	คอร์เท็กซ์-เอ็กซ์1	โปรเซสเซอร์ Cortex-A78 รุ่นปรับแต่งประสิทธิภาพ
	อาร์เอ็มวี9เอ	คอร์เท็กซ์-เอ็กซ์2		64/64 KB L1, 512–1024 KiB L2 ต่อคอร์, 512 KiB–8 MiB L3 ที่ใช้ร่วมกัน		^{[ 77 ]}
	อาร์เอ็มวี9เอ	คอร์เท็กซ์-เอ็กซ์3		64/64 KB L1, 512–2048 KiB L2 ต่อคอร์, 512 KiB–16 MiB L3 ที่ใช้ร่วมกัน		^{[ 78 ]}
	อาร์เอ็มวี9.2-เอ	คอร์เท็กซ์-เอ็กซ์4		64/64 KB L1, 512–2048 KiB L2 ต่อคอร์, 512 KiB–32 MiB L3 ที่ใช้ร่วมกัน		^{[ 79 ]}
	อาร์เอ็มวี9.2-เอ	คอร์เท็กซ์-เอ็กซ์925		64/64 KB L1, 2048–3072 KiB L2 ต่อคอร์, 512 KiB–32 MiB L3 ที่ใช้ร่วมกัน		^{[ 80 ]}
นีโอเวิร์ส	อาร์เอ็มวี8.2-เอ	นีโอเวิร์ส N1	โปรไฟล์แอปพลิเคชัน, AArch32 (ระดับที่ไม่ได้รับสิทธิ์หรือ EL0 เท่านั้น) และ AArch64, คอร์ SMP 1–4 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนฮาร์ดแวร์, ซูเปอร์สเกลาร์ถอดรหัสความกว้าง 4, การส่ง/ออก 8 ทาง, ไปป์ไลน์ 13 ขั้นตอน, ไปป์ไลน์นอกลำดับอย่างลึกซึ้ง^{[ 62 ]}	แคช L1 ขนาด 64 / 64 KB, แคช L2 ขนาด 512−1024 KB ต่อคอร์, แคช L3 แบบใช้ร่วมกันขนาด 2−128 MB, แคชระดับระบบขนาด 128 MB		^{[ 81 ]}
	อาร์เอ็มวี8.2-เอ	นีโอเวิร์ส อี1	โปรไฟล์แอปพลิเคชัน, AArch64, คอร์ SMP 1–8 คอร์, TrustZone, NEON SIMD ขั้นสูง, VFPv4, การจำลองเสมือนด้วยฮาร์ดแวร์, ตัวถอดรหัสแบบ superscalar กว้าง 2 ช่อง, ปัญหาความกว้าง 3 ช่อง, ไปป์ไลน์ 10 ขั้นตอน, ไปป์ไลน์แบบไม่เรียงลำดับ, SMT	32−64 KB / 32−64 KB L1, 256 KB L2 ต่อคอร์, 4 MB L3 ใช้ร่วมกัน		^{[ 82 ]}
	อาร์เอ็มวี8.4-เอ	นีโอเวิร์ส วี1				^{[ 83 ]}
	อาร์เอ็มวี9เอ	นีโอเวิร์ส N2				^{[ 84 ]}
	อาร์เอ็มวี9เอ	นีโอเวิร์ส วี2				^{[ 85 ]}
	อาร์เอ็มวี9.2-เอ	นีโอเวิร์ส N3				^{[ 86 ]}
	อาร์เอ็มวี9.2-เอ	นีโอเวิร์ส V3				^{[ 87 ]}
ซี1	อาร์เอ็มวี9.3-เอ	ซี1-อัลตร้า	รุ่นต่อจาก Cortex X925 มีการเพิ่มการรองรับชุดคำสั่ง SME2 ดั้งเดิม	64/128 KB L1, 2048–3072 KiB L2 ต่อคอร์, 256 KiB–32 MiB L3 ที่ใช้ร่วมกัน, MMU 40 บิต, SVE2 + SME2		^{[ 88 ]}
		ซี1-พรีเมียม	ระดับใหม่	64/128 KB L1, 512–1024 KiB L2 ต่อคอร์, 256 KiB–32 MiB L3 ที่ใช้ร่วมกัน, MMU 40 บิต, SVE2 + SME2		^{[ 88 ]}
		ซี1-โปร	รุ่นต่อจาก Cortex A725 มีการเพิ่มการรองรับชุดคำสั่ง SME2 ดั้งเดิม	64/64 KB L1, 128–1024 KiB L2 ต่อคอร์, 256 KiB–32 MiB L3 ที่ใช้ร่วมกัน, MMU 40 บิต, SVE2 + SME2		^{[ 88 ]}
		ซี1-นาโน	รุ่นต่อจาก Cortex A520 มีการเพิ่มการรองรับชุดคำสั่ง SME2 ดั้งเดิม	32/64 / 64 KB L1, 128–512 KiB L2 ต่อคอร์, 256 KiB–32 MiB L3 แชร์, MMU 40 บิต, SVE2 + SME2		^{[ 88 ]}
ครอบครัว ARM	สถาปัตยกรรม ARM	แกน ARM	คุณสมบัติ	แคช (I/D), MMU	MIPSทั่วไปที่ระดับ MHz	อ้างอิง

ออกแบบโดยบุคคลที่สาม

หน่วยประมวลผลเหล่านี้ใช้ชุดคำสั่ง ARM และได้รับการพัฒนาโดยอิสระโดยบริษัทต่างๆ ที่ได้รับอนุญาตด้านสถาปัตยกรรมจาก ARM

กลุ่มผลิตภัณฑ์	สถาปัตยกรรม ARM	โปรเซสเซอร์	คุณสมบัติ	แคช (I/D), MMU	MIPSทั่วไปที่ระดับ MHz
สตรองอาร์ม ( ดิจิทัล )	อาร์เอ็มวี4	SA-110	ท่อส่ง 5 ขั้นตอน	16 KB / 16 KB, MMU	100–233 เมกะเฮิร์ตซ์1.0 DMIPS/เมกะเฮิร์ตซ์
สตรองอาร์ม ( ดิจิทัล )	อาร์เอ็มวี4	SA-1100	อนุพันธ์ของ SA-110	16 KB / 8 KB, MMU
ฟาราเดย์^{[ 89 ]} ( เทคโนโลยีฟาราเดย์ )	อาร์เอ็มวี4	เอฟเอ510	ท่อส่ง 6 ขั้นตอน	แคชสูงสุด 32 KB / 32 KB, MPU	1.26 DMIPS/MHz 100–200 MHz
		เอฟเอ526	ท่อส่ง 6 ขั้นตอน	แคชขนาดสูงสุด 32 KB / 32 KB, MMU	1.26 MIPS/MHz 166–300 MHz
		เอฟเอ626	ท่อส่ง 8 ขั้นตอน	แคช 32 KB / 32 KB, MMU	1.35 DMIPS/MHz 500 MHz
	อาร์เอ็มวีที	FA606TE	ท่อส่ง 5 ขั้นตอน	ไม่มีแคช ไม่มี MMU	1.22 DMIPS/MHz 200 MHz
		FA626TE	ท่อส่ง 8 ขั้นตอน	แคช 32 KB / 32 KB, MMU	1.43 MIPS/MHz 800 MHz
		เอฟเอ็มพี626ที	ท่อส่ง 8 ขั้นตอน, SMP		1.43 MIPS/MHz 500 MHz
		FA726TE	ท่อส่ง 13 ขั้นตอน ออกสองทาง		2.4 DMIPS/MHz 1000 MHz
XScale ( Intel / Marvell )	อาร์เอ็มวีที	ไซส์สเกล	ไปป์ไลน์ 7 ขั้นตอน, Thumb, คำสั่ง DSP ขั้นสูง	32 KB / 32 KB, MMU	133–400 เมกะเฮิร์ตซ์
		บุลเวร์เด	เพิ่ม ระบบ MMXไร้สายและระบบ SpeedStep ไร้สาย	32 KB / 32 KB, MMU	312–624 เมกะเฮิร์ตซ์
		โมนาฮานส์^{[ 90 ]}	เพิ่ม MMX2 แบบไร้สาย	แคช L1 ขนาด 32 KB / 32 KB, แคช L2 เสริมสูงสุด 512 KB, MMU	สูงสุด 1.25 GHz
ชีวา(มาร์เวล)	อาร์เอ็มวี5	เฟโรเซียน	ท่อส่ง 5-8 ขั้นตอน, ฉบับเดียว	16 KB / 16 KB, MMU	600–2000 เมกะเฮิร์ตซ์
		โจลทีออน	ท่อส่ง 5-8 ขั้นตอน, ออกสองทาง	32 KB / 32 KB, MMU	600–2000 เมกะเฮิร์ตซ์
		พีเจ1 (โมฮอว์ก)	ท่อส่งสัญญาณ 5-8 ขั้นตอน, ออกครั้งเดียว, Wireless MMX2	32 KB / 32 KB, MMU	1.46 DMIPS/MHz 1.06 GHz
	อาร์เอ็มวี6 / อาร์เอ็มวี7-เอ	พีเจ4	ท่อส่งสัญญาณ 6–9 ขั้นตอน, ออกอุปกรณ์สองทาง, Wireless MMX2, SMP	32 KB / 32 KB, MMU	2.41 DMIPS/MHz 1.6 GHz
สแนปดรากอน ( ควอลคอมม์ )	อาร์เอ็มวี7เอ	แมงป่อง^{[ 91 ]}	1 หรือ 2 คอร์ ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (ความกว้าง 128 บิต)	หน่วยความจำ L2 ขนาด 256 KB ต่อคอร์	2.1 DMIPS/MHz ต่อคอร์
	อาร์เอ็มวี7เอ	คราอิท^{[ 91 ]}	1, 2 หรือ 4 คอร์ ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (ความกว้าง 128 บิต)	4 KB / 4 KB L0, 16 KB / 16 KB L1, 512 KB L2 ต่อคอร์	3.3 DMIPS/MHz ต่อคอร์
	อาร์เอ็มวี8เอ	ครีโอ^{[ 92 ]}	4 คอร์	?	สูงสุด 2.2 GHz (6.3 DMIPS/MHz)
ซีรี่ส์ ( แอปเปิล )	อาร์เอ็มวี7เอ	สวิฟต์^{[ 93 ]}	2 คอร์ ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON	L1: 32 KB / 32 KB, L2: 1 MB ที่ใช้ร่วมกัน	3.5 DMIPS/MHz ต่อคอร์
	อาร์เอ็มวี8เอ	พายุไซโคลน^{[ 94 ]}	2 คอร์ ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64ประมวลผลแบบ Out-of-order และ Superscalar	L1: 64 KB / 64 KB, L2: 1 MB SLC ที่ใช้ร่วมกัน: 4 MB	1.3 หรือ 1.4 GHz
	อาร์เอ็มวี8เอ	ไต้ฝุ่น^{[ 94 ]}^{[ 95 ]}	2 หรือ 3 คอร์ ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64	L1: 64 KB / 64 KB, L2: 1 MB หรือ 2 MB SLC ที่ใช้ร่วมกัน: 4 MB	1.4 หรือ 1.5 GHz
	อาร์เอ็มวี8เอ	ทวิสเตอร์^{[ 96 ]}	2 คอร์ ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64	L1: 64 KB / 64 KB, L2: 2 MB SLC ที่ใช้ร่วมกัน: 4 MB หรือ 0 MB	1.85 หรือ 2.26 GHz
	อาร์เอ็มวี8เอ	พายุเฮอริเคนและเซเฟอร์^{[ 97 ]}	Hurricane: 2 หรือ 3 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 6 ตัว, ประมวลผล 6 ตัว, ความกว้าง 9 Zephyr: 2 หรือ 3 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์	L1: 64 KB / 64 KB, L2: 3 MB หรือ 8 MB ที่ใช้ร่วมกันL1: 32 KB / 32 KB, L2: ไม่มีSLC: 4 MB หรือ 0 MB	2.34 หรือ 2.38 GHz 1.05 GHz
	อาร์เอ็มวี8.2-เอ	มรสุมและมิสทรัล^{[ 98 ]}	Monsoon: 2 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 7 ตัว, ปัญหา ?, ความกว้าง 11 Mistral: 4 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์ พัฒนาบน Swift	L1I: 128 KB, L1D: 64 KB, L2: 8 MB ที่ใช้ร่วมกันL1: 32 KB / 32 KB, L2: 1 MB SLC ที่ใช้ร่วมกัน: 4 MB	2.39 GHz 1.70 GHz
	อาร์เอ็มวี8.3-เอ	กระแสน้ำวนและพายุ^{[ 99 ]}	Vortex: 2 หรือ 4 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 7 ตัว, มีปัญหา ?, ความกว้าง 11 Tempest: 4 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 3 ตัว, พัฒนาบน Swift	L1: 128 KB / 128 KB, L2: 8 MB ที่ใช้ร่วมกันL1: 32 KB / 32 KB, L2: 2 MB SLC ที่ใช้ร่วมกัน: 8 MB	2.49 GHz 1.59 GHz
	อาร์เอ็มวี8.4-เอ	ฟ้าผ่าและฟ้าร้อง^{[ 100 ]}	Lightning: 2 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 7 ตัว, ปัญหา ?, ความกว้าง 11 Thunder: 4 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์	L1: 128 KB / 128 KB, L2: 8 MB ที่ใช้ร่วมกันL1: 32 KB / 48 KB, L2: 4 MB SLC ที่ใช้ร่วมกัน: 16 MB	2.66 GHz 1.73 GHz
	อาร์เอ็มวี8.5-เอ	พายุไฟและพายุน้ำแข็ง^{[ 101 ]}	Firestorm: 2 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 8 ตัว, ปัญหา ?, ความกว้าง 14 Icestorm: 4 คอร์, AArch64, ประมวลผลแบบไม่เรียงลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 4 ตัว, ปัญหา ?, ความกว้าง 7	L1: 192 KB / 128 KB, L2: 8 MB ที่ใช้ร่วมกันL1: 128 KB / 64 KB, L2: 4 MB SLC ที่ใช้ร่วมกัน: 16 MB	3.0 GHz 1.82 GHz
	อาร์เอ็มวี8.6-เอ	หิมะถล่มและพายุหิมะ	Avalanche: 2 คอร์, AArch64, ประมวลผลนอกลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 8 ตัว, ปัญหา ?, ความกว้าง 14 Blizzard: 4 คอร์, AArch64, ประมวลผลนอกลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 4 ตัว, ปัญหา ?, ความกว้าง 8	L1: 192 KB / 128 KB, L2: 12 MB ที่ใช้ร่วมกันL1: 128 KB / 64 KB, L2: 4 MB SLC ที่ใช้ร่วมกัน: 32 MB	2.93 หรือ 3.23 GHz 2.02 GHz
	อาร์เอ็มวี8.6-เอ	เอเวอเรสต์และซอว์ทูธ	เอเวอเรสต์: 2 คอร์, AArch64, ประมวลผลนอกลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 8 ตัว, ปัญหา ?, ความกว้าง 14 ซอว์ทูธ: 4 คอร์, AArch64, ประมวลผลนอกลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 4 ตัว, ปัญหา ?, ความกว้าง 8	L1: 192 KB / 128 KB, L2: 16 MB ที่ใช้ร่วมกันL1: 128 KB / 64 KB, L2: 4 MB SLC ที่ใช้ร่วมกัน: 24 MB	3.46 GHz 2.02 GHz
	อาร์เอ็มวี8.6-เอ	แอปเปิล เอ17 โปร	Apple A17 Pro (P-cores): 2 คอร์, AArch64, เรียงลำดับไม่แน่นอน, ซูเปอร์สเกลาร์, ถอดรหัส 8 บิต, ปัญหา ?, ความกว้าง 14 บิตApple A17 Pro (E-cores): 4 คอร์, AArch64, เรียงลำดับไม่แน่นอน, ซูเปอร์สเกลาร์, ถอดรหัส 4 บิต, ปัญหา ?, ความกว้าง 8 บิต	L1: 192 KB / 128 KB, L2: 16 MB ที่ใช้ร่วมกันL1: 128 KB / 64 KB, L2: 4 MB SLC ที่ใช้ร่วมกัน: 24 MB	3.78 GHz 2.11 GHz
ซีรี่ส์ M ( แอปเปิล )	อาร์เอ็มวี8.5-เอ	พายุไฟและพายุน้ำแข็ง	Firestorm: 4, 6, 8 หรือ 16 คอร์ AArch64, ประมวลผลนอกลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 8 คอร์, ประมวลผล 8 เอาต์พุต, ความกว้าง 14 คอร์ Icestorm: 2 หรือ 4 คอร์ AArch64, ประมวลผลนอกลำดับ, ซูเปอร์สเกลาร์, ถอดรหัส 4 คอร์, ประมวลผล 4 เอาต์พุต, ความกว้าง 7 คอร์	L1: 192 KB / 128 KB, L2: 12, 24 หรือ 48 MB (ใช้ร่วมกัน) L1: 128 KB / 64 KB, L2: 4 หรือ 8 MB (ใช้ร่วมกัน) SLC: 8, 24, 48 หรือ 96 MB	3.2-3.23 GHz 2.06 GHz
	อาร์เอ็มวี8.6-เอ	หิมะถล่มและพายุหิมะ	Avalanche: 4, 6, 8 หรือ 16 คอร์ AArch64, out-of-order, superscalar, 8-decode, 8-issue, 14-wide Blizzard: 4 หรือ 8 คอร์ AArch64, out-of-order, superscalar, 4-decode, 4-issue, 8-wide	L1: 192 KB / 128 KB, L2: 16, 32 หรือ 64 MB (ใช้ร่วมกัน) L1: 128 KB / 64 KB, L2: 4 หรือ 8 MB (ใช้ร่วมกัน) SLC: 8, 24, 48 หรือ 96 MB	3.49 GHz 2.42 GHz
	อาร์เอ็มวี8.6-เอ	แอปเปิลเอ็ม3	Apple M3 (P-cores): 4, 5, 6, 10, 12 หรือ 16 คอร์ AArch64, ประมวลผลแบบ out-of-order, superscalar, ถอดรหัส 9 คอร์, ประมวลผลแบบ 9 เอาต์พุต, ความกว้าง 14 คอร์ Apple M3 (E-cores): 4 หรือ 6 คอร์ AArch64, ประมวลผลแบบ out-of-order, superscalar, ถอดรหัส 5 คอร์, ประมวลผลแบบ 5 เอาต์พุต, ความกว้าง 8 คอร์	L1: 192 KB / 128 KB, L2: 16, 32 หรือ 64 MB (ใช้ร่วมกัน) L1: 128 KB / 64 KB, L2: 4 หรือ 8 MB (ใช้ร่วมกัน) SLC: 8, 24, 48 หรือ 96 MB	4.05 GHz 2.75 GHz
	อาร์เอ็มวี9.2-เอ	แอปเปิลเอ็ม4	Apple M4 (P-cores): 3 หรือ 4 คอร์ AArch64, ประมวลผลแบบ out-of-order, superscalar, ถอดรหัส 10 คอร์, ประมวลผลแบบ 10 เอาต์พุต, ความกว้าง 16 คอร์ Apple M4 (E-cores): 6 คอร์ AArch64, ประมวลผลแบบ out-of-order, superscalar, ถอดรหัส 5 คอร์, ประมวลผลแบบ 5 เอาต์พุต, ความกว้าง 8 คอร์	L1: 192 KB / 128 KB, L2: 16, 32 หรือ 64 MB (ใช้ร่วมกัน) L1: 128 KB / 64 KB, L2: 4 หรือ 8 MB (ใช้ร่วมกัน) SLC: 8, 24, 48 หรือ 96 MB	4.40 GHz 2.85 GHz
เอ็กซ์-ยีน( แอปพลีด ไมโคร )	อาร์เอ็มวี8เอ	ยีนเอ็กซ์	64 บิต, ปัญหาควอด, SMP, 64 คอร์^{[ 102 ]}	แคช, MMU, เวอร์ชวลไลเซชัน	3 GHz (4.2 DMIPS/MHz ต่อคอร์)
เดนเวอร์ ( Nvidia )	อาร์เอ็มวี8เอ	เดนเวอร์^{[ 103 ]}^{[ 104 ]}	2 คอร์ สถาปัตยกรรม AArch64 แบบ superscalarกว้าง 7 คอร์ ประมวลผลตามลำดับ ปรับแต่งโค้ดแบบไดนามิก แคชปรับแต่ง 128 MB เทคโนโลยีDenver1: 28 นาโนเมตร เทคโนโลยี Denver2: 16 นาโนเมตร	แคช I 128 KB / แคช D 64 KB	สูงสุด 2.5 GHz
คาร์เมล ( Nvidia )	อาร์เอ็มวี8.2-เอ	คาร์เมล^{[ 105 ]}^{[ 106 ]}	2 คอร์, AArch64 , ซูเปอร์สเกลาร์ 10 ช่อง, เรียงลำดับการทำงาน, การเพิ่มประสิทธิภาพโค้ดแบบไดนามิก, แคชเพิ่มประสิทธิภาพขนาด ? MB, ความปลอดภัยเชิงฟังก์ชัน, การทำงานแบบคู่ขนาน, พาริตี้และ ECC	? KB I-cache / ? KB D-cache	สูงสุด ? GHz
ธันเดอร์เอ็กซ์ ( คาเวียม )	อาร์เอ็มวี8เอ	ธันเดอร์เอ็กซ์	64 บิต โดยมีสองรุ่นคือ 8–16 หรือ 24–48 คอร์ (×2 ด้วยชิปสองตัว)	?	สูงสุด 2.2 GHz
K12 ( AMD )	อาร์เอ็มวี8เอ	K12 ^{[ 107 ]}	?	?	?
เอ็กซิโนส ( ซัมซุง )	อาร์เอ็มวี8เอ	M1 ("พังพอน") ^{[ 108 ]}	4 คอร์, AArch64, 4-wide, quad-issue, superscalar, out-of-order	แคช I ขนาด 64 KB / แคช D ขนาด 32 KB, L2: แชร์แบบ 16 ทาง ขนาด 2 MB	5.1 DMIPS/MHz (2.6 GHz)
	อาร์เอ็มวี8เอ	M2 ("พังพอน")	4 คอร์, AArch64, 4-wide, quad-issue, superscalar, out-of-order	แคช I ขนาด 64 KB / แคช D ขนาด 32 KB, L2: แชร์แบบ 16 ทาง ขนาด 2 MB	2.3 GHz
	อาร์เอ็มวี8เอ	M3 ("เมียร์แคท") ^{[ 109 ]}	4 คอร์, AArch64, ถอดรหัส 6 ตัว, ประมวลผล 6 ตัว, ความกว้าง 6 ตัว ซูเปอร์สเกลาร์, ประมวลผลนอกลำดับ	แคช I-cache 64 KB / แคช D-cache 64 KB, L2: ส่วนตัวแบบ 8 ทาง 512 KB, L3: แชร์แบบ 16 ทาง 4 MB	2.7 GHz
	อาร์เอ็มวี8.2-เอ	M4 ("ชีตาห์") ^{[ 110 ]}	2 คอร์, AArch64, ถอดรหัส 6 ตัว, ประมวลผล 6 ตัว, ความกว้าง 6 ตัว ซูเปอร์สเกลาร์, ประมวลผลนอกลำดับ	แคชข้อมูลขาเข้า 64 KB / แคชข้อมูลขาออก 64 KB, L2: ส่วนตัว 8 ทาง 1 MB, L3: แชร์ 16 ทาง 3 MB	2.73 GHz
	อาร์เอ็มวี8.2-เอ	M5 ("สิงโต")	2 คอร์, AArch64, ถอดรหัส 6 ตัว, ประมวลผล 6 ตัว, ความกว้าง 6 ตัว ซูเปอร์สเกลาร์, ประมวลผลนอกลำดับ	แคช I-cache 64 KB / แคช D-cache 64 KB, L2: แชร์แบบ 8 ทาง 2 MB, L3: แชร์แบบ 12 ทาง 3 MB	2.73 GHz

ไทม์ไลน์

ตารางต่อไปนี้แสดงรายการแกนหลักแต่ละแกนตามปีที่ประกาศ^{[ 111 ]}^{[ 112 ]}

อาร์เอ็ม คลาสสิก

ปี	แกนคลาสสิก
ปี	อาร์เอ็ม1-3	อาร์เอ็ม6	อาร์เอ็ม7	อาร์เอ็ม8	อาร์เอ็ม9	อาร์เอ็ม10	อาร์เอ็ม11
พ.ศ. 2528	อาร์เอ็ม1
พ.ศ. 2529	อาร์เอ็ม2
1989	อาร์เอ็ม3
1992	อาร์เอ็ม250
พ.ศ. 2536		อาร์เอ็ม60 อาร์ เอ็ม610	อาร์เอ็ม700
พ.ศ. 2537			อาร์เอ็ม710 อาร์ เอ็ม7ดีไออาร์เอ็ม7ทีดีไอ
พ.ศ. 2538			อาร์เอ็ม710เอ
พ.ศ. 2539				อาร์เอ็ม810
พ.ศ. 2540			อาร์เอ็ม710ที อาร์เอ็ม 720ทีอาร์เอ็ม740ที
1998					ARM9TDMI ARM940T
1999					อาร์เอ็ม9อี-เอส อาร์ เอ็ม966อี-เอส
2000					ARM920T ARM922T ARM946E-S	อาร์เอ็ม1020ที
2001			อาร์เอ็ม7อีเจ-เอส อาร์เอ็ม7 ทีดีเอ็มไอ-เอส		ARM9EJ-S ARM926EJ-S	อาร์เอ็ม1020อี อาร์เอ็ม1022อี
2002						อาร์เอ็ม1026อีเจเอส	ARM1136J(F)-S
2003					อาร์เอ็ม968อี-เอส		ARM1156T2(F)-S ARM1176JZ(F)-S
2004
2548							ARM11MPCore
2006					อาร์เอ็ม996เอชเอส

อาร์เอ็ม คอร์เท็กซ์ / นีโอเวิร์ส

ปี	แกน คอร์เท็กซ์					แกน เนโอเวิร์ส
ปี	ไมโครคอนโทรลเลอร์(คอร์เท็กซ์-เอ็ม)	เรียลไทม์(Cortex-R)	แอปพลิเคชัน(Cortex-A) (32 บิต)	แอปพลิเคชัน(Cortex-A) (64 บิต)	แอปพลิเคชัน(Cortex-X) (64 บิต)	แอปพลิเคชัน(Neoverse) (64 บิต)
2004	คอร์เท็กซ์-เอ็ม3
2548			คอร์เท็กซ์-เอ8
2006
2007	คอร์เท็กซ์-เอ็ม1		คอร์เท็กซ์-เอ9
2008
2009	คอร์เท็กซ์-เอ็มโอ		คอร์เท็กซ์-เอ5
2010	คอร์เท็กซ์-เอ็ม4(หญิง)		คอร์เท็กซ์-เอ15
2011		คอร์เท็กซ์-R4(F) คอร์เท็กซ์-R5(F) คอร์เท็กซ์-R7(F)	คอร์เท็กซ์-เอ7
2012	คอร์เท็กซ์-เอ็มโอ+			คอร์เท็กซ์-A53 คอร์เท็กซ์-A57
2013			คอร์เท็กซ์-เอ12
2014	คอร์เท็กซ์-เอ็ม7(เอฟ)		คอร์เท็กซ์-เอ17
2015				คอร์เท็กซ์-A35 คอร์เท็กซ์-A72
2016	คอร์เท็กซ์-M23 คอร์เท็กซ์-M33(F)	คอร์เท็กซ์-R8(F) คอร์เท็กซ์-R52(F)	คอร์เท็กซ์-เอ32	คอร์เท็กซ์-เอ73
2017				คอร์เท็กซ์-A55 คอร์เท็กซ์-A75
2018	คอร์เท็กซ์-เอ็ม35พี(เอฟ)			คอร์เท็กซ์-A65คอร์เท็กซ์-A65AE คอร์เท็กซ์-A76คอร์เท็กซ์-A76AE
2019			คอร์เท็กซ์-เอ34	คอร์เท็กซ์-เอ77		นีโอเวิร์ส อี1 นีโอเวิร์ส เอ็น1
2020	คอร์เท็กซ์-เอ็ม55(เอฟ)	คอร์เท็กซ์-อาร์82(เอฟ)		คอร์เท็กซ์-A78 คอร์เท็กซ์-A78AE คอร์เท็กซ์-A78C	คอร์เท็กซ์-X1 ^{[ 113 ]}	นีโอเวิร์ส V1 ^{[ 114 ]}
2021				คอร์เท็กซ์-เอ510 คอร์เท็กซ์-เอ710	คอร์เท็กซ์-เอ็กซ์2	นีโอเวิร์ส อี2 นีโอเวิร์ส เอ็น2
2022	คอร์เท็กซ์-เอ็ม85(เอฟ)	คอร์เท็กซ์-อาร์52+(เอฟ)		คอร์เท็กซ์-เอ715	คอร์เท็กซ์-เอ็กซ์3	นีโอเวิร์ส วี2
2023	คอร์เท็กซ์-เอ็ม52(เอฟ)			คอร์เท็กซ์-เอ520 คอร์เท็กซ์-เอ720	คอร์เท็กซ์-เอ็กซ์4	นีโอเวิร์ส อี3 นีโอเวิร์ส เอ็น3
2024		คอร์เท็กซ์-อาร์82เออี		คอร์เท็กซ์-เอ520เออีคอร์เท็กซ์-เอ720เออี คอร์เท็กซ์-เอ725	คอร์เท็กซ์-เอ็กซ์925	นีโอเวิร์ส V3 นีโอเวิร์ส V3AE นีโอเวิร์ส VN
2025				คอร์เท็กซ์-เอ320 คอร์เท็กซ์-เอ530 คอร์เท็กซ์-เอ730	คอร์เท็กซ์-เอ็กซ์930	นีโอเวิร์ส E4 นีโอเวิร์ส N4 นีโอเวิร์ส V4

ดูเพิ่มเติม

อ่านเพิ่มเติม

[

[

[

[ 4 ]

[ 5 ]

[ 6 ]

[ 7 ]

[ 8 ]

[ 9 ]

[ 10 ]

[ 11 ]

[ 12 ]

[ 13 ]

[ 14 ]

[ 15 ]

[ 16 ]

[ 17 ]

[ 18 ]

[ 19 ]

[ 20 ]

[ 21 ]

[ 22 ]

[ 23 ]

[ 24 ]

[ 25 ]

[ 26 ]

[ 28 ]

[ 29 ]

[ 30 ]

[ 31 ]

[ 32 ]

[ 33 ]

[ 34 ]

[ 35 ]

[ 36 ]

[ 37 ]

[ 38 ]

[ 39 ]

[ 40 ]

[ 41 ]

[ 42 ]

[ 43 ]

[ 44 ]

[ 45 ]

[ 46 ]

[ 47 ]

[ 48 ]

[ 49 ]

[ 50 ]

[ 51 ]

[ 52 ]

[ 54 ]

[ 55 ]

[ 56 ]

[ 57 ]

[ 58 ]

[ 59 ]

[ 60 ]

[ 61 ]

[ 63 ]

[ 64 ]

[ 65 ]

[ 66 ]

[ 67 ]

[ 68 ]

[ 69 ]

[ 70 ]

[ 72 ]

[ 73 ]

[ 74 ]

[ 75 ]

[ 76 ]

[ 77 ]

[ 78 ]

[ 79 ]

[ 80 ]

[ 81 ]

[ 82 ]

[ 83 ]

[ 84 ]

[ 85 ]

[ 86 ]

[ 87 ]

[ 89 ]

[ 90 ]

[ 91 ]

[ 92 ]

[ 93 ]

[ 94 ]

[ 95 ]

[ 96 ]

[ 97 ]

[ 98 ]

[ 99 ]

[ 100 ]

[ 101 ]

[ 102 ]

[ 103 ]

[ 104 ]

[ 105 ]